[发明专利]一种高精度XPPS时延一致性实现方法

说明书

本发明公开了一种高精度XPPS时延一致性实现方法，涉及时频分路技术领域。该方法基于FPGA实现，以标准时频源提供的1PPS为基准，以本地铷原子频标输出的10MHz为参考，通过铷钟驯服、分频、分路、单通道时延调整以及时延零值装订等技术，最终实现具有高精度时延一致性的XPPS时间信号输出。本发明可以满足日趋复杂的分布式系统对时间基准不断提升的要求，保证各单元设备之间的高精度同步与协调工作，实现系统运行各个环节的协调有序、连续一致，达到精密控制的目的。

技术领域

本发明涉及时频分路技术领域，特别是指一种高精度XPPS时延一致性实现方法，可用于分布式系统设备的时间基准源设计。

背景技术

在日趋复杂的分布式系统中，使用相同的时间基准对系统中各单元设备协同运行起到基础性、根本性和保障性的作用。因此，很有必要建设一个多种类、多通道时间信号输出时延高度一致的时间基准系统，保证各单元设备之间的高精度同步与协调工作，实现系统运行各个环节的协调有序、连续一致，达到精密控制的目的。

大系统所使用的时间信号通常由专用的时频基准源和时频信号分路设备组成，时频分路设备对时频基准源提供的1PPS时间信号进行分配及驱动放大，由时频分路设备保证各路输出的一致性。这种方式具有如下不足之处：

1)时频分路设备输出的1PPS与时频基准源提供的1PPS之间有一定的时延差，差值与两者之间的连接线缆相关，在使用时没有补偿；

2)时频分路设备输出至单元设备之间的链路延迟无法得到补偿；

3)时频分路设备通常为对1PPS进行分路，对于10PPS、50PPS、 100PPS等系统中常用时间信号没有涉及，在使用时需要单元设备自己生成，与时频基准源提供的1PPS的一致性无法保证。

发明内容

本发明的目的在于避免上述背景技术中的不足而提供一种高精度XPPS时延一致性实现方法。本发明方法具有实现简单、通用性好、灵活度高、扩展性强等优点。

本发明的目的是这样实现的：

一种高精度XPPS时延一致性实现方法，基于FPGA实现，包括主控单元、铷钟驯服及频率产生单元、时码产生单元、区放单元、隔离输出单元；包括以下步骤：

(1)以铷原子频标输出的10MHz频率信号作为参考源；

(2)以标准时频源提供的1PPS为基准，通过铷钟驯服及频率产生单元对铷原子频标进行驯服；

(3)通过时码产生单元对参考源的10MHz频率信号进行分频，并使分频器在标准时频源输出的1PPS上升沿到来时清零，XPPS脉冲由同步后的分频器直接产生；

(4)时码产生单元根据时延零值，对XPPS信号进行延迟后输出给区放单元；所述时延零值为通过示波器测量的各路XPPS时间信号与标准时频源提供的1PPS之间的时延值；

(5)区放单元通过时钟分路器对XPPS信号进行分路，获得多路 XPPS时间信号；

(6)各路XPPS时间信号经过区放单元中的高精度延时补偿电路后，通过隔离输出单元隔离输出；所述高精度延时补偿电路包括高精度可调电阻和接地的高精度可调电容。

本发明相比背景技术具有如下优点：

1)本发明通过零值装订及高精度延时补偿电路修正单元设备XPPS时间基准与标准时频源1PPS时间信号之间的时延，各XPPS时间信号相位一致性好。

2)本发明可扩展同步输出多路TOD、IRIG-B码(DC)时间信号，可输出具有高准确度、高稳定度、低相位噪声的1MHz、5MHz、10MHz 等标准频率信号，为高精度应用及功能扩展奠定基础。

附图说明