[发明专利]用于测量静态随机存取存储器静态噪声容限的直接测量测试结构

说明书

本申请涉及用于测量静态随机存取存储器静态噪声容限的直接测量测试结构，并公开一种用于测量一个或多个静态随机存取存储器(SRAM)单元的静态噪声容限(SNM)的测试结构，其可以包括电耦合到每个SRAM单元的第一晶体管门(TG)和第二TG。在实施方式中，可以使用切断器将SRAM单元的第一反相器的输出和第二反相器的输入之间的互连电断开。在SRAM单元的操作期间，SRAM单元内的内部存储节点可以通过第一TG和第二TG电耦合到例如外部引脚和测试装置。可以通过外部引脚在内部存储节点处测量电参数，诸如电压，并将其用于计算SRAM单元的SNM。

技术领域

本公开总体上涉及用于测量静态随机存取存储器(SRAM)静态噪声容限(SNM)的测试结构和方法。更具体地，本公开涉及适用于直接测量SRAM单元的SNM的直接测量存储器单元测试结构。

背景技术

静态噪声容限(SNM)是对静态随机存取存储器(SRAM)单元在受到扰动或扰乱时SRAM存储器单元能够多好地保持二进制状态的一种度量。换句话说，SNM是不改变状态的情况下SRAM单元可以忍受的静态电压噪声的最大值。状态的改变可能损坏存储在SRAM单元中的数据。

用于确定SRAM的SNM的一些传统技术包括仿真SRAM存储器单元以估计电压。然而，这些仿真可能无法在SRAM单元的所有可能操作条件下都是准确的。另一种传统技术是间接或通过探测点来测量SNM，这可能是低效的。此外，这些当前方法不允许用简单的设置在短时间内测量大量SRAM单元的SNM。

发明内容

应当理解，前面的一般描述和下面的详细描述都仅仅是示例性和解释性的，并且不限制所要求的本教导。

本文描述了一种用于直接测量集成电路(IC)器件中的一个或多个静态随机存取存储器(SRAM)单元的稳定性的测试结构，对于一个或多个SRAM单元中的每个SRAM单元，该测试结构包括：第一传输门(TG)，其电耦合到SRAM单元中切断器的第一侧；第二TG，其电耦合到切断器的第二侧；第一外部引脚，其电耦合到第一TG，和第二外部引脚，其电耦合到第二TG；以及第一内部节点，其电耦合到第一TG，和第二内部节点，其电耦合到第二TG。在切断器处断开第一内部节点和第二内部节点之间的反馈，并且第一内部节点电耦合到第一外部引脚，并且第二内部节点电耦合到第二外部引脚。

如本文中进一步描述的，一种用于测量集成电路(IC)中的静态随机存取存储器(SRAM)单元的稳定性的方法包括从测试结构的第一侧测量电压传递曲线，其中测试结构的第一侧经由第一传输门(TG)电耦合到切断器的第一侧上的SRAM单元的第一内部节点；通过绘制与测量的电压传递曲线基本对称的曲线来获得蝶形曲线；并且通过测量由蝶形曲线界定的面积来确定一个或多个SRAM单元中每一个的静态噪声容限(SNM)。在切断器处断开第一内部节点和第二内部节点之间的反馈。第一内部节点通过第一TG电耦合到第一外部引脚，第二内部节点通过第二TG电耦合到第二外部引脚。

如本文进一步所述，一种用于直接测量多个静态随机存取存储器(SRAM)单元的稳定性的测试结构的阵列包括多级传输门(TG)、第一芯片模拟输入/输出(IO)，以及第二芯片模拟IO。多个SRAM单元的多个内部节点通过多级传输门(TG)电耦合到第一芯片模拟IO和第二芯片模拟IO中的一个，其中测试结构中的每一个可操作以对多个SRAM单元中的相应一个进行寻址，并且多个测试结构中的每一个可操作以测量多个SRAM单元中的相应一个的静态噪声容限(SNM)。

附图说明

结合在本说明书中并构成本说明书的一部分的附图示出本教导的实施方式，并且与描述一起用于解释本公开的原理。在附图中：

图1是根据本公开的示例的用于测量6晶体管静态随机存取存储器(SRAM)单元的静态噪声容限(SNM)的包括传输门(TG)的测试结构的框图。

图2是根据本公开的示例的用于测量SRAM单元的阵列的SNM的测试结构的框图。