[发明专利]一种封装芯片金线检测方法

说明书

本发明公开了一种封装芯片金线检测方法，包括以下步骤：S1、采集标准芯片图；S2、使用动态阈值提取算法提取标准芯片图的金线区域，计算出标准芯片图的金线面积；S3、采集测试图片，计算出测试图片的金线面积；S4、若测试图片的金线面积为0，则样品不合格，判别为未打线；若测试图片的金线面积大于0，则进入下一步；S5、通过标准芯片图上标志点定位出测试图的金线精确区域，并根据测试图的金线精确区域获得测试图上金线的像素点矩阵集合；S6、根据测试图上金线的像素点矩阵集合提取测试图片上金线区域的缺陷特征，根据缺陷特征判断芯片的金线是否合格。其能够精确定位金线，并对其做缺陷检测，检测精度高。

技术领域

本发明涉及金线检测技术领域，具体涉及一种封装芯片金线检测方法。

背景技术

随着集成电路的飞速发展，先进封装技术在不断发展变化，来适应各种半导体新工艺和材质的苛刻要求和挑战。封装芯片与外界进行物理连接，确保芯片能够与外界的输入、输出正确响应，成为整个封装过程中的关键。而引线键合技术是目前主导的封装方式，市场上90％以上的芯片与外部封装体之间的互连方式都是采用的这种工艺。芯片金线行业中称为“Bonding”，而完成这项工艺的机器就是键合机，俗称“打线机”。虽然现有的封装技术很完善也很先进，但不能完全避免不会有瑕疵品的产生，而瑕疵品一旦出货到客户端，就是严重的质量事故，随之而来的是严重的客诉和巨额罚款。所以封装工艺完成之后需要对金线进行检测，检查是否有错打线，断线，未打线，重复打线，漏打线，线残留，碰线，线间距不足，金线弯曲度这些异常不良品。

目前封装芯片的检测基本都是人工检测，而人工目视极易疲劳，检测效果差，工作时间也受限制；大型的封装公司往往需要培养大量的专业检验人员以应对与日俱增，复杂程度高的封装检测需求，培养成本高昂，行业内部竞争激烈，人员也容易流失。

发明内容

本发明要解决的技术问题是提供一种封装芯片金线检测方法，其能够精确定位金线，并对其做缺陷检测，检测精度高。

为了解决上述技术问题，本发明提供了一种封装芯片金线检测方法，包括以下步骤：

S1、采集标准芯片图，选取标准芯片图上标志点，计算所述标志点的坐标(R1，C1)以及角度(Phi)；

S2、使用动态阈值提取算法提取标准芯片图的金线区域G_ROI，计算出标准芯片图的金线面积G_Area；

S3、采集测试图片，使用动态阈值提取算法提取测试图片的金线区域，计算出测试图片的金线面积G_Area1；

S4、若测试图片的金线面积G_Area1为0，则样品不合格，判别为未打线；若测试图片的金线面积G_Area1大于0，则进入下一步；

S5、通过标准芯片图上标志点定位出测试图的金线精确区域G_ROI2，并根据测试图的金线精确区域G_ROI2获得测试图上金线的像素点矩阵集合[Qx[i],Qy[i]]；

S6、根据测试图上金线的像素点矩阵集合[Qx[i],Qy[i]]提取测试图片上金线区域的缺陷特征，根据缺陷特征判断芯片的金线是否合格。

作为优选的，所述S6包括：提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格。

作为优选的，所述“提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格”，具体包括：

建立金线关于行和列数据集的离散函数f(r,c)，则对应的金线边缘梯度函数为

令得到边缘点集(r,c)；

按列排序得到金线左侧边缘点集(r_l,c_l)和右侧边缘点集(r_r,c_r)，利用公式计算得到金线中心散点坐标集合(r_m,c_m)；