[发明专利]存储器件及其制造方法

说明书

本申请公开了一种存储器件及其制造方法。存储器件包括衬底；位于衬底第一表面上的电路结构，电路结构包括第一互连结构；沿第二表面向下延伸到达所述第一表面的至少一个通孔；位于衬底第二表面上方和所述通孔侧壁处的阻挡层；以及位于通孔中的第二导电层，阻挡层将第二导电层与衬底隔离，第二导电层与第一互连结构接触以形成导电通道，导电通道用于将存储器件与外部电路结构电连接。本申请通过直接在硅衬底上刻蚀并且将二氧化硅材料作为阻挡层以避免衬底与金属接触进而出现漏电现象，减少了工艺流程、节约了成本、并且可以得到与现有技术效果基本相同的硅通孔结构。

技术领域

本发明涉及存储器技术，更具体地，涉及存储器件及其制造方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件。为了保证存储器件的位密度，在存储器件中引入硅通孔结构以实现阵列电路晶圆与外围电路晶圆之间的电连接。

目前，在制造存储器件时，形成硅通孔结构的制造工艺复杂，成本高。

期望进一步改进存储器件的结构及其制造方法，以简化制造存储器件的工艺流程。

发明内容

本发明的目的是提供一种改进的存储器件及其制造方法，简化了制造存储器件的工艺流程，降低了成本。

根据本发明的一方面，提供一种存储器件，包括：衬底；位于衬底第一表面上的电路结构，所述电路结构包括第一互连结构；沿所述衬底第二表面向下延伸且到达所述第一表面的至少一个通孔；位于所述通孔侧壁处的阻挡层；以及位于所述通孔中的第二导电层，所述阻挡层将所述第二导电层与所述衬底隔离，第二导电层与所述第一互连结构接触以形成导电通道，所述导电通道用于将所述存储器件与外部电路结构电连接。

优选地，所述阻挡层还位于所述衬底第二表面上方。

优选地，还包括：至少一个隔离槽，沿所述衬底第二表面并向下延伸到达所述衬底第一表面，所述隔离槽中填满所述阻挡层，相邻两个通孔之间至少设置一个所述隔离槽。

优选地，所述第二导电层与所述衬底的第二表面平齐。

优选地，所述第二导电层还包括位于所述阻挡层上方的部分。

优选地，所述第一互连结构贯穿所述电路结构并延伸至所述通孔中。

优选地，所述第一互连结构包括：第一导电层；以及绝缘层，所述绝缘层位于所述第一导电层与所述衬底之间。

优选地，所述第一导电层暴露于所述通孔中并与所述第二导电层接触以形成所述导电通道。

优选地，所述隔离槽的最大宽度小于所述通孔的最大宽度。

根据本发明的另一方面，提供一种制造存储器件的方法，包括：在衬底第一表面上形成包括第一互连结构的电路结构；沿所述衬底第二表面并向下延伸形成到达所述衬底第一表面的至少一个通孔；在所述通孔侧壁处形成阻挡层；以及在通孔中形成第二导电层，所述阻挡层将所述第二导电层与所述衬底隔离，其中，第二导电层与所述第一互连结构接触以形成导电通道，所述导电通道用于将所述存储器件与外部电路结构电连接。

优选地，还包括：在所述衬底第二表面上方形成阻挡层。

优选地，在沿所述第二表面并向下延伸形成到达所述第一表面的至少一个通孔的步骤中还包括：沿所述衬底第二表面并向下延伸形成到达所述衬底第一表面的至少一个隔离槽，相邻两个通孔之间至少设置一个所述隔离槽。

优选地，在所述衬底第二表面上方和所述通孔侧壁处形成阻挡层的步骤中还包括：在所述隔离槽中填满所述阻挡层。