[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，形成方法包括：提供基底，包括待刻蚀层，基底包括第一区域和第二区域；在基底上形成第一掩膜层；形成保形覆盖第一掩膜层和基底的侧墙材料层，位于第一掩膜层侧壁的侧墙材料层作为掩膜侧墙，剩余侧墙材料层作为牺牲层，第一区域的第一掩膜层和掩膜侧墙构成第一掩膜结构，第二区域的第一掩膜层和掩膜侧墙构成第二掩膜结构；对第一掩膜结构侧壁进行横向减薄处理；去除位于基底上的牺牲层；以横向减薄处理后的第一掩膜结构和第二掩膜结构为掩膜刻蚀基底，将待刻蚀层图形化成多个凸起的目标图形。通过上述形成侧墙材料层和横向减薄处理的工艺顺序，避免目标图形的形状呈T型，从而提高目标图形的形貌质量和尺寸精度。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，形成于衬底上的图形的特征尺寸(critical dimension，CD)不断缩小，图形密度不断增加，相邻两个图形的间距(pitch)相应也不断缩小，甚至达到光刻工艺克服光刻分辨率的极限。

而且，随着半导体集成电路的设计复杂度的提高，通常需要在同一衬底上形成尺寸类型的目标图形，例如：目标图形的宽度不同，或者，相邻目标图形的间隔不同。

发明内容

本发明实施例解决的问题是提供一种半导体结构的形成方法，提高目标图形的形貌质量和尺寸精度。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的待刻蚀层，所述基底包括第一区域和第二区域，形成于所述第一区域的目标图形间距小于形成于所述第二区域的目标图形间距；在所述第一区域和第二区域的所述基底上形成第一掩膜层；形成保形覆盖所述第一掩膜层和基底的侧墙材料层，位于所述第一掩膜层的侧壁的所述侧墙材料层作为掩膜侧墙，剩余的所述侧墙材料层作为牺牲层，其中，位于所述第一区域的所述第一掩膜层和掩膜侧墙用于构成第一掩膜结构，位于所述第二区域的所述第一掩膜层和掩膜侧墙用于构成第二掩膜结构；对所述第一掩膜结构的侧壁进行横向减薄处理，所述横向减薄处理适于减小所述第一掩膜结构的宽度；去除位于所述基底上的所述牺牲层；以所述横向减薄处理后的所述第一掩膜结构和所述第二掩膜结构为掩膜刻蚀所述基底，将所述待刻蚀层图形化成多个凸起的目标图形。

可选的，所述提供基底的步骤中，所述待刻蚀层为核心材料层；将所述待刻蚀层图形化成多个凸起的目标图形后，所述目标图形为核心层。

可选的，在所述第一区域和第二区域的所述基底上形成第一掩膜层的步骤包括：形成覆盖所述基底的第一掩膜材料层；形成覆盖所述第一掩膜材料层的平坦化层；形成覆盖所述平坦化层的抗反射涂层；在所述第一区域和第二区域的所述抗反射涂层上形成图形化的光刻胶层；以所述光刻胶层为掩膜，依次刻蚀所述抗反射涂层、平坦化层和第一掩膜材料层，将所述第一掩膜材料层图形化成第一掩膜层。

可选的，所述基底还包括位于所述待刻蚀层上的第二掩膜材料层；在所述第一区域和第二区域的所述基底上形成第一掩膜层的步骤中，所述第一掩膜层的耐刻蚀度小于所述第二掩膜材料层的耐刻蚀度；以所述横向减薄处理后的所述第一掩膜结构和所述第二掩膜结构为掩膜刻蚀所述基底，将所述待刻蚀层图形化成多个凸起的目标图形的步骤包括：以所述横向减薄处理后的所述第一掩膜结构和所述第二掩膜结构为掩膜刻蚀所述第二掩膜材料层，形成第二掩膜层；刻蚀所述第二掩膜层露出的所述待刻蚀层。

可选的，形成保形覆盖所述第一掩膜层和基底的侧墙材料层后，对所述第一掩膜结构的侧壁进行横向减薄处理之前，所述形成方法还包括：在所述第二区域的所述侧墙材料层上形成遮挡层；以所述遮挡层为掩膜，对所述第一掩膜结构的侧壁进行横向减薄处理；所述形成方法还包括：对所述第一掩膜结构的侧壁进行横向减薄处理后，去除位于所述基底上的所述牺牲层之前，去除所述遮挡层。

可选的，所述横向减薄处理的工艺为各向同性的刻蚀工艺。