[发明专利]一种通过FPGA抓取BIOS和BMC串口数据的装置及方法

权利要求书

1.一种通过FPGA抓取BIOS和BMC串口数据的装置，主板上设置FPGA、BIOS和BMC；其特征在于，FPGA上设置第一UART FIFO、第二UART FIFO和输出FIFO；

BIOS的串口与FPGA连接时，第一UART FIFO抓取BIOS串口数据；BMC的串口与FPGA连接时，第二UART FIFO抓取BMC串口数据；

第一UART FIFO、第二UART FIFO分别与输出FIFO通信，第一UART FIFO和第二UARTFIFO所抓取数据通过输出FIFO发送至上位机。

2.根据权利要求1所述的通过FPGA抓取BIOS和BMC串口数据的装置，其特征在于，FPGA上还设置编码模块；

第一UART FIFO、第二UART FIFO分别通过编码模块与输出FIFO通信；编码模块对第一UART FIFO和第二UART FIFO所抓取数据进行编码，以加入相应标识。

3.根据权利要求1或2所述的通过FPGA抓取BIOS和BMC串口数据的装置，其特征在于，输出FIFO为USB FIFO；输出FIFO通过USB接口与上位机通信。

4.一种通过FPGA抓取BIOS和BMC串口数据的装置，其特征在于，配置于上位机端，包括，

数据接收模块：接收FPGA发送来的抓取数据；

数据显示模块：对所接收抓取数据进行显示。

5.根据权利要求4所述的通过FPGA抓取BIOS和BMC串口数据的装置，其特征在于，还包括，

数据解析模块：对所接收抓取数据进行解析，根据抓取数据标识进行分类；

所述数据显示模块对数据解析模块所分类出的不同抓取数据分类显示。

6.一种通过FPGA抓取BIOS和BMC串口数据的方法，其特征在于，运行于FPGA端，包括以下步骤：

BIOS的串口与FPGA连接时，FPGA上的第一UART FIFO抓取BIOS串口数据；

FPGA上的输出FIFO将第一UART FIFO所抓取数据发送至上位机；

BMC的串口与FPGA连接时，FPGA上的第二UART FIFO抓取BMC串口数据；

FPGA上的输出FIFO将第二UART FIFO所抓取数据发送至上位机。

7.根据权利要求6所述的通过FPGA抓取BIOS和BMC串口数据的方法，其特征在于，还包括以下步骤：

BIOS和BMC的串口同时与FPGA连接时，第一UART FIFO抓取BIOS串口数据，第二UARTFIFO抓取BMC串口数据；

第一UART FIFO和第二UART FIFO所抓取数据经由编码模块编码，加入相应标识后，由输出FIFO发送至上位机。

8.一种通过FPGA抓取BIOS和BMC串口数据的方法，其特征在于，运行于上位机端，包括以下步骤：

接收FPGA发送来的抓取数据；

对所接收抓取数据进行显示。

9.根据权利要求8所述的通过FPGA抓取BIOS和BMC串口数据的方法，其特征在于，还包括以下步骤：

对所接收抓取数据进行解析，根据抓取数据标识进行分类；

将分类出的不同抓取数据分类显示。