[发明专利]非易失性存储器装置及其操作方法

权利要求书

1.一种非易失性存储器装置，包括：

存储器单元阵列，包括多个存储器单元；

页缓冲器电路，包括多个第一页缓冲器和多个第二页缓冲器，所述多个第一页缓冲器和所述多个第二页缓冲器各自包括感测锁存器、数据锁存器和高速缓存锁存器，其中，所述感测锁存器被配置为感测存储在所述存储器单元阵列中的数据并将所感测的数据转储到所述数据锁存器，所述数据锁存器被配置为将由所述感测锁存器转储的数据转储到所述高速缓存锁存器，并且所述高速缓存锁存器被配置为将由所述数据锁存器转储的数据发送到数据输入/输出电路；以及

控制逻辑电路，被配置为控制所述页缓冲器电路，使得在包括在所述多个第一页缓冲器中的至少一个中的高速缓存锁存器执行数据发送操作的同时，包括在所述多个第二页缓冲器中的至少一个中的数据锁存器执行数据转储操作。

2.根据权利要求1所述的非易失性存储器装置，其中，所述控制逻辑电路还被配置为：

控制所述多个第一页缓冲器，使得包括在所述多个第一页缓冲器中的至少一个中的所述数据锁存器将由包括在所述多个第一页缓冲器中的至少一个中的所述感测锁存器转储的数据转储到包括在所述多个第一页缓冲器中的至少一个中的所述高速缓存锁存器，

控制所述多个第二页缓冲器，使得包括在所述多个第二页缓冲器中的至少一个中的所述数据锁存器将由包括在所述多个第二页缓冲器中的至少一个中的所述感测锁存器转储的数据转储到包括在所述多个第二页缓冲器中的至少一个中的所述高速缓存锁存器，并且

控制所述多个第一页缓冲器，使得在包括在所述多个第二页缓冲器中的至少一个中的所述数据锁存器转储数据的同时，包括在所述多个第一页缓冲器中的至少一个中的所述高速缓存锁存器输出数据。

3.根据权利要求2所述的非易失性存储器装置，其中

存储器单元阵列包括页，所述页包括连接到相同字线的所述多个存储器单元，

包括在所述多个第一页缓冲器中的至少一个中的所述高速缓存锁存器基于存储在所述页中的数据的一部分来输出数据，并且

包括在所述多个第二页缓冲器中的至少一个中的所述高速缓存锁存器基于存储在所述页中的数据的剩余部分来输出数据。

4.根据权利要求3所述的非易失性存储器装置，其中，由所述多个第一页缓冲器输出的数据比特数等于由所述多个第二页缓冲器输出的数据比特数。

5.根据权利要求2所述的非易失性存储器装置，其中，所述控制逻辑电路还被配置为控制所述页缓冲器电路，使得在包括在所述多个第一页缓冲器中的至少一个中的所述数据锁存器转储数据的同时，包括在所述多个第二页缓冲器中的至少一个中的所述数据锁存器推迟转储。

6.根据权利要求1所述的非易失性存储器装置，其中，包括在所述多个第一页缓冲器中的至少一个中的所述高速缓存锁存器将数据发送到所述数据输入/输出电路所花费的时间周期比包括在所述多个第二页缓冲器中的至少一个中的所述数据锁存器转储数据所花费的时间周期长。

7.根据权利要求1所述的非易失性存储器装置，还包括：

包括在所述多个第一页缓冲器中的至少一个中的所述数据锁存器和包括在所述多个第一页缓冲器中的至少一个中的所述感测锁存器电连接至的第一电流路径；以及

包括在所述多个第一页缓冲器中的至少一个中的所述数据锁存器和包括在所述多个第一页缓冲器中的至少一个中的所述高速缓存锁存器电连接至的第二电流路径，

其中，所述第一电流路径的距离比所述第二电流路径的距离短。