[发明专利]一种基于有源电感负载的环形振荡器延迟单元

说明书

本发明公开了一种基于有源电感负载的环形振荡器延迟单元，用于解决现有有源负载环形压控振荡器输出电压响应速度慢的问题。它包括第一有源电感负载、第二有源电感负载、差分输入级和锁存电路。其中第一、第二有源电感负载基于回转器原理。差分输入级采用NMOS管构成的差分对实现。锁存电路由两个NMOS管交叉耦合连接，用作下拉锁存，用于加快输出电压的跃迁，并确保输出电压不随电源电压与地弹的变化而产生剧烈波动。本发明提出的环形振荡器延迟单元由于采用有源电感负载，多级级联后构成环形压控振荡器，在保留环形压控振荡器优点的基础上，具有较宽的频率调谐范围和很小的芯片面积，并有效改善了阈值交叉点处输出电压的斜率。

技术领域

本发明涉及集成电路设计领域，具体为一种基于有源电感负载的环形振荡器延迟单元。

背景技术

压控振荡器是集成电路设计中不能缺少的重要功能模块，它提供了频率稳定且可控的本振信号。目前集成电路中的压控振荡器有环形振荡器与LC振荡器两大主要类别。环形压控振荡器与LC压控振荡器相比具有频率调谐范围大、相位互补、功耗小、面积小和与标准CMOS工艺完全兼容等优势。图1为经典环形压控振荡器及其延迟单元原理图。高速数据通信中对时序的抖动有严格的约束，所以一般的环形压控振荡器采用完全差分的方式，这样可以有效地抑制振荡器内部产生或外部耦合到振荡器的共模噪声。在压控振荡器输出电压的阈值交叉点处，摆率的增加会降低时序抖动，因此，环形压控振荡器的输出电压应具有快速的上升沿和下降沿，以使电路噪声对振荡器时序抖动的影响最小化。图2是传统的有源负载环形压控振荡器延迟单元，输出电压的上升沿和下降沿的斜率由压控振荡器输出节点的RC时间常数决定。增加压控振荡器延迟单元里晶体管的宽度可以减小RC时间常数，但这种方法在降低了电阻的同时也增加了电容，对时间常数的综合影响很小。

有源电感通过使用RC无源网络以及有源器件(MOSFET、JFET、BJT等)模拟出无源电感的V-I特性。基于回转器原理的有源电感由正跨导放大器和负跨导放大器加一个电容构成来实现电感特性。占用芯片面积与传统的无源螺旋电感元件相比，仅为后者的1％～10％。有源电感还可以在宽频率工作范围内实现对电感值和Q值的调谐。

发明内容

本发明提供了一种基于有源电感负载的环形振荡器延迟单元，它采用有源电感负载代替传统的电阻负载或有源负载，在保留环形压控振荡器优点的基础上，具有较宽的频率调谐范围和很小的芯片面积，并有效改善了阈值交叉点处输出电压的斜率。

为实现上述目的，本发明提供如下技术方案：一种基于有源电感负载的环形振荡器延迟单元，包括差分输入级，锁存电路，其特征在于还包括第一有源电感负载与第二有源电感负载；

所述差分输入级用于抑制振荡器内部产生或外部耦合到振荡器的共模噪声，其设有两个输入端Vin+和Vin-，且这两个输入端作为整个延迟单元的输入端；其设有两个输出端Vo-和Vo+，且这两个输出端作为整个延迟单元的输出端；

所述锁存电路内部采用交叉耦合连接而成，用于加快输出电压的跃迁，减少器件和电源噪声对振荡器时序抖动的瞬态持续时间，同时确保输出电压不随电源电压的变化与地弹而产生剧烈波动；其设有两个输出端，其中第一输出端连接至整个延迟单元的第一输出端Vo-，第二输出端连接至整个延迟单元的第二输出端Vo+-；

所述第一有源电感负载与第二有源电感负载其作为振荡器负载，等效为输出节点处的RLC网络，并联电感处于峰值时有效缩短对输出节点进行充电和放电的时间，LC谐振时有效减少电感峰值处的时间常数，有效改善阈值交叉点处输出电压的斜率；其中第一有源电感负载的第一输入端Vbias1连接偏置电压Vc1，其第二输入端Vbias2连接偏置电压Vc2，其输入输出端Vinout连接至整个延迟单元的第一输出端Vo-；第二有源电感负载的第一输入端Vbias1连接偏置电压Vc1，其第二输入端Vbias2连接偏置电压Vc2，其输入输出端Vinout连接至整个延迟单元的第二输出端Vo+。