[发明专利]柱状半导体装置的制造方法

权利要求书

1.一种柱状半导体装置的制造方法，在基板上制造SGT(环绕栅极晶体管)装置，该SGT装置具有第一半导体柱，且具有与前述第一半导体柱邻接的第二半导体柱，具有包围前述第一半导体柱的第一栅极绝缘层，具有包围前述第二半导体柱的第二栅极绝缘层，具有包围前述第一栅极绝缘层的第一栅极导体层，具有包围前述第二栅极绝缘层的第二栅极导体层，具有与前述第一半导体柱的顶部连接的第一杂质层，具有与前述第二半导体柱的顶部连接的第二杂质层，具有与前述第一半导体柱的下部连接的第三杂质层，具有与前述第二半导体柱的下部连接的第四杂质层，以及具有以前述第一杂质层和前述第三杂质层之间的前述第一半导体柱为通道的第一SGT、及以前述第二杂质层和前述第四杂质层之间的前述第二半导体柱为通道的第二SGT，该柱状半导体装置的制造方法具有下列步骤：

形成第一绝缘层的步骤，该第一绝缘层位于前述第一栅极导体层和前述第二栅极导体层的上方，而且包围前述第一半导体柱和前述第二半导体柱的顶部，而且其上表面位置较前述第一半导体柱和前述第二半导体柱的上表面位置更靠下方；

将包围着前述第一半导体柱的顶部的第一材料层、和包围着前述第二半导体柱的顶部的第二材料层，以彼此离开的方式形成于前述第一绝缘层上的步骤；

形成第二绝缘层的步骤，该第二绝缘层位于前述第一绝缘层之上，而且包围着前述第一材料层和前述第二材料层；

将前述第一材料层和前述第二材料层予以去除的步骤；

使前述第一半导体柱和前述第二半导体柱的顶部露出，而且使露出顶部上表面位置较前述第二绝缘层的上表面位置更靠下方而且较前述第一绝缘层更靠上方的步骤；及

形成包含有供体或受体杂质原子的属于单结晶层的前述第一杂质层、和包含有供体或受体杂质原子的属于单结晶层的前述第二杂质层的步骤，前述第一杂质层包围前述第一半导体柱的顶部而且前述第一杂质层的上表面位置与前述第二绝缘层的上表面位置相同或为其下方，前述第二杂质层包围前述第二半导体柱的顶部而且前述第二杂质层的上表面位置与前述第二绝缘层的上表面位置相同或为其下方；

在垂直方向上，前述第一栅极导体层和前述第二栅极导体层在前述第一半导体柱的通道和前述第二半导体柱的通道的区域的侧面整体接触地形成。

2.根据权利要求1所述的柱状半导体装置的制造方法，其中，在使前述第一半导体柱和前述第二半导体柱的顶部露出，而且使露出顶部上表面位置较前述第二绝缘层的上表面位置更靠下方而且较前述第一绝缘层更靠上方的步骤中，具有：

在前述第一半导体柱的上方，形成于俯视观察时与前述第一半导体柱呈相同形状的第三材料层，且在前述第二半导体柱的上方，形成于俯视观察时与前述第二半导体柱呈相同形状的第四材料层的步骤；

以包围前述第一半导体柱的顶部和前述第三材料层的侧面的方式形成前述第一材料层，并且以包围前述第二半导体柱的顶部和前述第四材料层的侧面的方式形成前述第二材料层的步骤；及

在形成前述第二绝缘层之后，将前述第二材料层、前述第三材料层、和前述第四材料层予以去除的步骤。

3.根据权利要求1所述的柱状半导体装置的制造方法，其中，在使前述第一半导体柱和前述第二半导体柱的顶部露出，而且使露出顶部上表面位置较前述第二绝缘层的上表面位置更靠下方而且较前述第一绝缘层更靠上方的步骤中，具有：

使前述前述第一材料层、前述第二材料层、前述第二绝缘层的上表面位置与前述第一半导体柱、前述第二半导体柱的上表面位置相同的步骤；及

蚀刻前述第一半导体柱及前述第二半导体柱的顶部，且在上表面位置成为较前述第一绝缘层的上表面位置更靠上方的时点时结束蚀刻的步骤。

4.根据权利要求1所述的柱状半导体装置的制造方法，其中，通过选择磊晶结晶成长法而形成前述第一杂质层和前述第二杂质层。