[发明专利]自对准沟槽MOSFET的结构和方法有效

专利信息
申请号: 201980013918.0 申请日: 2019-03-01
公开(公告)号: CN111727491B 公开(公告)日: 2022-06-07
发明(设计)人: 哈姆扎·耶尔马兹 申请(专利权)人: 艾鲍尔半导体
主分类号: H01L21/28 分类号: H01L21/28;H01L21/68;H01L27/088;H01L21/8234;H01L29/06;H01L29/43
代理公司: 上海旭诚知识产权代理有限公司 31220 代理人: 郑立;丁惠敏
地址: 美国加*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 对准 沟槽 mosfet 结构 方法
【权利要求书】:

1.一种MOSFET器件,包括:

覆盖硅衬底的具有第一类型导电性的硅层,所述硅层具有前表面;

从所述前表面朝所述硅衬底正交地延伸的设置在所述前表面的有源区中的以交替方式形成的多个栅极沟槽和接触沟槽的阵列,每个栅极沟槽限定第一深度和第一宽度并且每个接触沟槽限定第二深度和第二宽度,并且其中所述第一深度和所述第一宽度分别大于所述第二深度和所述第二宽度,

其中,所述阵列中的所述多个栅极沟槽和接触沟槽自对准,以使得将所述阵列中的每个栅极沟槽和接触沟槽分开的测量距离始终相同,

其中,每个栅极沟槽包括所述第一类型导电性的导电结构,每个栅极沟槽中的所述导电结构通过绝缘层绝缘,并且其中每个接触沟槽形成在第一掺杂接触区内,所述第一掺杂接触区具有第二类型导电性,在所述相邻的栅极沟槽之间延伸,并且包括连接到源极电极的接触结构,其中所述第一掺杂接触区的深度小于所述第一深度且大于所述第二深度;

至少部分地位于所述第一掺杂接触区内并且在每个接触沟槽下方的所述第二类型导电性的第二掺杂接触区,所述第二掺杂接触区经由所述接触沟槽中的所述接触结构与所述源极电极电接触,其中所述第二掺杂接触区具有比所述第一掺杂接触区高的第二类型掺杂剂浓度,并且其中所述第二掺杂接触区被定位成与位于所述第二掺杂接触区两侧处的所述栅极沟槽距离相等;以及

位于每个栅极沟槽下方并且与所述第一掺杂接触区垂直分开的所述第二类型导电性的屏蔽区。

2.根据权利要求1所述的MOSFET器件,其中,所述第一掺杂接触区和所述屏蔽区经由所述第二类型导电性的盆区电连接到所述源极电极。

3.根据权利要求1所述的MOSFET器件,其中,所述导电结构包括第一导电结构和第二导电结构,其中所述第一导电结构通过电介质层与所述第二导电结构绝缘。

4.根据权利要求1所述的MOSFET器件,还包括位于所述第一掺杂接触区中并且邻近所述前表面的所述第一类型导电性的第三掺杂接触区,所述第三掺杂接触区与所述接触沟槽中的所述接触结构接触。

5.根据权利要求1所述的MOSFET器件,其中,所述栅极沟槽中的所述导电结构是n+多晶硅。

6.根据权利要求1所述的MOSFET器件,其中,所述前表面涂覆有电介质层。

7.根据权利要求6所述的MOSFET器件,其中,所述接触沟槽中的所述接触结构是所述电介质层上的导电缓冲层的整体部分。

8.根据权利要求7所述的MOSFET器件,其中,所述电介质层上的所述导电缓冲层包括Ti/TiN/W层。

9.根据权利要求7所述的MOSFET器件,其中,所述源极电极位于所述导电缓冲层上。

10.根据权利要求9所述的MOSFET器件,其中,所述源极电极包括Al:Cu:Si层、Al:Si层或Al:Cu层中的一种。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于艾鲍尔半导体,未经艾鲍尔半导体许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201980013918.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top