[实用新型]用于主板的上电自启动电路

说明书

本实用新型公开了一种用于主板的上电自启动电路，第一N沟道MOS管和第四N沟道MOS管的栅极并联于南桥芯片ACPI控制器的RSMRST信号引脚，第一N沟道MOS管的漏极与第二N沟道MOS管的栅极之间并联有第一二极管、第三电阻，第二N沟道MOS管的漏极电连接于逻辑芯片的第一输入引脚，第四N沟道MOS管的漏极与第五N沟道MOS管的栅极之间并联有第二二极管、第七电阻，第五N沟道MOS管的漏极电连接于逻辑芯片的第二输入引脚，逻辑芯片的输出引脚电连接于第三N沟道MOS管的栅极，第三N沟道MOS管的漏极电连接于南桥芯片ACPI控制器的PWRBTN信号引脚。本设计仅需要少量的晶体管和逻辑门就可实现，电路简单，成本低，稳定可靠，特别适合紧凑型的板卡设计。

技术领域

本实用新型涉及电路领域，具体而言，涉及一种用于主板的上电自启动电路，尤其应用于计算机主板、工控设备主板等领域。

背景技术

目前市面上的来电自启动设计大多采用软件实现的方式，譬如透过SuperIO/EC/CPLD/MCU等载体。

例如，透过CPLD或者MCU等芯片模拟开机按钮的动作，给南桥芯片输入这个低脉冲信号。在主板上电的早期，一般需要外部电路产生一个持续时间不小于16ms的低脉冲信号(即ACPI_PWRBTN#)输出给南桥芯片，南桥芯片收到这个低脉冲信号后，才会陆续输出SLP_S5#/SLP_S3#等时序控制信号，开启主板上主要的电源输出，达到自动开机的目的。

现有技术的方案硬件成本高，还需要投入额外的软件资源进行内部逻辑设计，时效性和经济性都不高。

实用新型内容

本实用新型的目的在于克服现有技术存在的以上问题，提供一种用于主板的上电自启动电路，仅需要少量的晶体管和逻辑门就可实现，解决先前的硬件加软件搭配使用中所存在的一些弊端。

为实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：

一种用于主板的上电自启动电路，包括第一N沟道MOS管、第二N沟道MOS管、第三N沟道MOS管、第四N沟道MOS管、第五N沟道MOS管以及逻辑芯片，所述第一N沟道MOS管和第四N沟道MOS管的栅极并联于南桥芯片ACPI控制器的RSMRST信号引脚，所述第一N沟道MOS管的漏极与所述第二N沟道MOS管的栅极之间并联有第一二极管、第三电阻，所述第二N沟道MOS管的漏极电连接于所述逻辑芯片的第一输入引脚，所述第四N沟道MOS管的漏极与所述第五N沟道MOS管的栅极之间并联有第二二极管、第七电阻，所述第五N沟道MOS管的漏极电连接于所述逻辑芯片的第二输入引脚，所述逻辑芯片的输出引脚电连接于所述第三N沟道MOS管的栅极，所述第三N沟道MOS管的漏极电连接于南桥芯片ACPI控制器的PWRBTN信号引脚，所述第一N沟道MOS管、第二N沟道MOS管、第四N沟道MOS管和第五N沟道MOS管的源极接地、漏极电连接有第一电源，所述第三N沟道MOS管的源极接地、漏极电连接有第二电源。

本实用新型进一步设置为，所述第一二极管导通方向为所述第一N沟道MOS管的漏极向第二N沟道MOS管的栅极方向导通。

本实用新型进一步设置为，所述第二二极管导通方向为所述第四N沟道MOS管的漏极向第五N沟道MOS管的栅极方向导通。

本实用新型进一步设置为，所述第一电源为5V直流电，所述第二电源为3.3V直流电。

本实用新型进一步设置为，所述第二N沟道MOS管栅极通过第二电容接地。

本实用新型进一步设置为，所述第五N沟道MOS管栅极通过第三电容接地。

本实用新型进一步设置为，所述逻辑芯片电源引脚并联有所述第一电源以及第一电容，所述第一电容接地，所述逻辑芯片接地引脚接地。

本实用新型进一步设置为，所述逻辑芯片为异或逻辑门。