[实用新型]用于抗静电伤害的电路结构

说明书

本实用新型涉及一种用于抗静电伤害的电路结构，包括USB口及主芯片，其中，所述的电路结构还包括静电释放防护模块，所述的USB口中两根与主芯片相连接的差分线分别与所述的静电释放防护模块相连接，所述的静电释放防护模块还与系统地相连接，阻止隔断USB口的静电累积通过差分线耦合到主芯片内部，对芯片造成损坏，且还可以将USB口串接并联的电阻及电容后接电源地，进行静电处理，将静电缓慢泄放到电源地，以免电源受静电直接冲击造成电源硬件损伤，对电路进行保护。采用本实用新型的用于抗静电伤害的电路结构可有效防止静电干扰，对电路进行保护，提高产品质量和性能，延长产品使用寿命，且成本低，性能好。

技术领域

本实用新型涉及电路领域，尤其涉及电路抗干扰技术领域，具体是指一种用于抗静电伤害的电路结构。

背景技术

现有技术中由于电路中可能会存在静电，对电路中的芯片造成损害，由于静电能量影响到芯片内部，造成系统死机重启，带来不良影响。在一些抗干扰能力较差的芯片中，其对静电的抗干扰能力较差，容易通过USB口的静电泄放到线上，再从线上直接传导导入芯片内部，从而造成芯片硬件损伤。如在现有技术中MTK7526GT芯片就属于一种抗静电干扰能力较差的芯片，对MTK7526GT芯片USB口接触静电测试不通过，静电能量影响到芯片内部造成系统死机重启，使产品在摸底测试及认证测试顺利通过。

实用新型内容

本实用新型的目的是克服至少一个上述现有技术的缺点，提供了一种结构简单、性能较好的用于抗静电伤害的电路结构。

为了实现上述目的或其他目的，本实用新型的用于抗静电伤害的电路结构如下：

该用于抗静电伤害的电路结构，包括USB口及主芯片，其主要特点是，所述的电路结构中设有静电释放防护模块，所述的USB口上设有第一差分线及第二差分线，所述的第一差分线同时与所述的主芯片的第一端口及静电释放防护模块的第一端相连接，所述的第二差分线同时与所述的主芯片的第二端口及静电释放防护模块的第二端相连接，所述的静电释放防护模块的第三端接系统地。

较佳地，所述的电路结构还包括电源，所述的电源的第一端口与电源地相连接，所述的电源地通过磁珠与所述的系统地相连接。

更佳地，所述的磁珠为0Ω磁珠。

更佳地，所述的USB口的第一端口串接静电消耗吸收模块后与所述的电源地相连接。

进一步地，所述的静电消耗吸收模块包括并联连接的电阻及电容。

更佳地，所述的电路结构还包括电源芯片，所述的电源芯片的第一端口与所述的静电释放防护模块的第四端相连接，所述的电源芯片的第二端口与所述的USB口的第二端口相连接，所述的电源芯片的第二端口将所述的USB口与电源的正端进行连接，所述的电源芯片的第三端口与所述的主芯片的第三端口相连接。

进一步地，所述的静电释放防护模块包括第一静电阻抗器及第二静电阻抗器；所述的第一静电阻抗器的第一端构成所述的静电释放防护模块的第一端，所述的第二静电阻抗器的第一端构成所述的静电释放防护模块的第二端；所述的第一静电阻抗器的第二端与所述的第二静电阻抗器的第二端相连接共同构成所述的静电释放防护模块的第三端；所述的第一静电阻抗器的第三端与所述的第二静电阻抗器的第三端共同构成所述的静电释放防护模块的第四端。

更进一步地，所述的第一静电阻抗器及第二静电阻抗器均由BAV99器件构成。