[实用新型]一种时钟信号发生装置

说明书

一种时钟信号发生装置，通过按键输入模块获取待输出的信号频率，FPGA现场可编程门阵列根据信号频率产生频率控制码；通过FPGA现场可编程门阵列将频率控制码发送到DDS频率合成器，采用频率控制寄存器通过串行或并行的方式装载并寄存频率控制码；通过相位累加器对频率控制码在每个时钟周期内进行相位累加产生相位值；通过正弦计算器对相位值计算正弦波幅度产生数字化正弦波时钟信号。通过D/A转换器将数字化的正弦波时钟信号转换为模拟信号，并通过低通滤波器对模拟信号进行低通滤波，将低通滤波后的模拟信号通过SMA接口输出。支持35MHz～4GHz范围任意点频的时钟信号输出产生，使用灵活，适用于野外恶劣环境下的测试，测量或标校等。

技术领域

本实用新型实施例涉及时钟信号处理技术领域，具体涉及一种时钟信号发生装置。

背景技术

时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。时钟信号有固定的时钟频率，时钟频率是时钟周期的倒数。在电子和尤其是信号的同步数字电路，时钟信号是信号的一种特殊信号振荡之间的高和低的状态，信号的利用像一个节拍器协调行动的数字电路，数字时钟信号基本上是方波电压，只有两个电平，一是低电平，另一个是高电平。高电平可以根据电路的要求而不同，例如TTL标准的高水平是5V。

常见的时钟信号是在与50％的占空比，也就是说，高电平和低电平的持续时间是一样的，通常是一个固定的常数频率方波的形式。电路使用时钟信号的同步可能会变得活跃在任一上升沿，下降沿，或在双数据速率，在上升和下降边缘的时钟周期，可以根据数字电路使用需要提供出任何时钟频率。目前，市场上的大部分时钟信号源存在体积较大、携带不方便、需要外部供电、造价较高等方面的问题，不方便使用者在野外恶劣环境下进行测试、测量或标校。

实用新型内容

为此，本实用新型实施例提供一种时钟信号发生装置及方法，支持35MHz～4GHz范围内任意点频的正弦波时钟信号的输出产生，体积小、携带方便、使用灵活，适用于野外恶劣环境下的测试，测量或标校等。

为了实现上述目的，本实用新型的实施方式提供如下技术方案：一种时钟信号发生装置，包括设有Nios嵌入式处理器的FPGA现场可编程门阵列，所述FPGA现场可编程门阵列集成有Cyclone芯片，所述FPGA现场可编程门阵列连接有按键输入模块和DDS频率合成器，所述按键输入模块用于向所述FPGA现场可编程门阵列输入信号频率并使所述FPGA现场可编程门阵列产生频率控制码；

所述DDS频率合成器包括频率控制寄存器、相位累加器和正弦计算器；所述频率控制寄存器用于通过串行或并行的方式装载并寄存所述频率控制码；所述相位累加器用于对所述频率控制码在每个时钟周期内进行相位累加产生相位值；所述正弦计算器用于通过对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。

作为时钟信号发生装置的优选方案，还包括电池模块，所述电池模块与所述FPGA现场可编程门阵列连接，电池模块用于对时钟信号发生装置进行供电。

作为时钟信号发生装置的优选方案，所述电池模块连接有电源管理模块，所述电源管理模块与所述FPGA现场可编程门阵列连接，电源管理模块用于对电池模块的电量信息进行管理；所述电源管理模块连接有USB充电接口。

作为时钟信号发生装置的优选方案，还包括显示模块，所述显示模块与所述FPGA现场可编程门阵列通过SPI总线接口连接，显示模块用于对时钟信号发生装置的电量信息、参数设置状态信息进行显示。

作为时钟信号发生装置的优选方案，所述DDS频率合成器连接有D/A转换器，所述D/A转换器连接有低通滤波器，所述D/A转换器用于将数字化的正弦波时钟信号转换为模拟信号；所述低通滤波器用于对模拟信号进行低通滤波。

作为时钟信号发生装置的优选方案，所述低通滤波器至少连接一个SMA接口，所述SMA接口用于输出低通滤波后的模拟信号。