[发明专利]基于UVM的测试构架、测试平台及测试方法

说明书

本申请实施例提供一种基于UVM的测试构架、测试平台及测试方法，测试构架包括软件用例、输入单元和输出单元，软件用例包括第一测试指令，输入单元与软件用例通讯连接，输入单元用于从软件用例中获取第一测试指令，并用于根据第一测试指令生成第一指令包并用于将第一二进制指令传输至待测试模块；输出单元用于与待测试模块通讯连接，输出单元用于接收待测试模块运行第一二进制指令得到的第一测试结果。基于此，输入单元可以从软件用例中获取带有应用场景的第一测试指令及第一测试指令序列，由于应用场景的约束，可以缩小第一测试指令序列随机的空间，减少输入单元获取的第一测试指令序列的长度，最终可以提高测试效率。

技术领域

本申请涉及芯片验证技术领域，特别涉及一种基于通用验证方法学(UniversalVerificationMethodology，简称UVM)的测试构架、测试平台及测试方法。

背景技术

随着计算机功能的不断丰富，在计算机芯片的设计中，测试验证已成为整个芯片开发流程中开销最大的工作，占整个设计周期的比例越来越大。因此，提高芯片测试验证的效率已变得至关重要。如何高效地对计算机芯的功能进行测试，是本领域技术人员需要解决的技术问题。

发明内容

本申请实施例提供一种基于UVM的验证构架、测试平台及测试方法，能够提高验证的效率。

第一方面，本申请实施例提供了一种基于UVM的测试构架，包括：

软件用例，所述软件用例包括第一测试指令；

输入单元，所述输入单元与所述软件用例通讯连接，所述输入单元用于从所述软件用例中获取所述第一测试指令，并用于根据所述第一测试指令生成第一指令包，所述第一指令包至少包括第一二进制指令，所述输入单元还用于将所述第一二进制指令传输至待测试模块；

输出单元，所述输出单元用于与所述待测试模块通讯连接，所述输出单元用于接收所述待测试模块运行所述第一二进制指令得到的第一测试结果。

第二方面，本申请实施例还提供了一种基于UVM的测试构架，包括：

指令库，所述指令库包括第二测试指令；

输入单元，所述输入单元与所述指令库通讯连接，所述输入单元用于从所述指令库中获取所述第二测试指令，并用于根据所述第二测试指令生成第二指令包，所述第二指令包至少包括第二二进制指令，所述输入单元还用于将所述第二二进制指令传输至待测试模块；

输出单元，所述输出单元用于与所述待测试模块通讯连接，所述输出单元用于接收所述待测试模块运行所述第二二进制指令得到的第二测试结果。

第三方面，本申请实施例还提供了一种基于UVM的测试平台，包括：

待测试模块；

测试构架，所述测试构架包括如上任一项所述的测试构架，所述待测试模块用于通过所述测试构架进行测试。

第四方面，本申请实施例还提供了一种基于UVM的测试方法，应用于测试平台和测试构架中，所述测试平台包括待测试模块和测试构架，所述测试构架包括软件用例、输入单元和输出单元，所述输入单元与所述软件用例通讯连接，所述输出单元与所述待测试模块通讯连接，所述软件用例包括第一测试指令；

所述基于UVM的测试方法包括：

所述输入单元从所述软件用例中获取所述第一测试指令，并根据所述第一测试指令生成第一指令包，所述第一指令包至少包括第一二进制指令；

所述输入单元将所述第一二进制指令传输至所述待测试模块；

所述待测试模块运行所述第一二进制指令并得到第一测试结果；

所述待测试模块将所述第一测试结果传输至所述输出单元。