[发明专利]一种光刻套刻标识设计方法

说明书

本发明的一种光刻套刻标识设计方法，涉及集成电路工艺应用技术领域，包括步骤S01、设计曝光区域内部的套刻标识及其坐标，每个曝光区域内的套刻标识不少于10个，套刻标识的坐标设计均匀涵盖整个曝光区域；S02、设计曝光区域内部的测量坐标方式，通过互补型选点方式和综合型选点方式两种设计方式测量坐标；S03、对晶圆进行曝光，并在晶圆范围内筛选套刻误差的测量模型，在晶圆坐标系下，对所有曝光区域按照水平和垂直方向进行标号；S04、对套刻误差数据进行分析和计算，并反馈给自动控制系统，用于自动修正光刻设备参数，提高了测量的灵活性和数据的可靠性，提高反馈修正精度和套刻误差补偿精度。

技术领域

本发明涉及集成电路工艺应用技术领域，具体涉及一种光刻套刻标识设计方法。

背景技术

集成电路工艺领域，由于工艺异常复杂，保证图层之间精确对准，使其拥有极小的套刻误差尤为重要，也尤为困难。

集成电路套刻及反馈问题，是困扰器件良率的重要因素。按照反馈修正的方法，将套刻误差反馈问题分为曝光图形内套刻误差修正和曝光图形间套刻误差修正。曝光图形内套刻误差修正是指对每一个曝光区域内部的套刻误差进行修正，通过测量每个曝光场边缘和内部特定数量的套刻误差，使用线性或高阶非线性补偿算法，来实现对每个曝光场内部套刻误差的修正。曝光图形间套刻误差是指将整个晶圆视作一个整体，通过测量整个晶圆不同位置的套刻误差，来计算每个曝光区域中心位置的套刻偏差。图1给出了一个晶圆示意图及每个矩形曝光区域，套刻标识的位置按照设计放置在每个曝光区域的边界处。图4给出了传统光刻工艺中的套刻标识放置的坐标示意图，根据实际需求一般只会放置5个数据点，分别位于曝光区域四个角或其近邻位置，以及靠近中心的位置。

对于集成电路制造工艺，为保证良好的工艺良率和套刻精度，需要统筹使用两者，特别是需要使用曝光区域内套刻误差修正技术，包括使用线性补偿技术和非线性补偿技术。非线性补偿技术对套刻标识的设计和数据测量带来非常大的挑战，目前的做法是在每个芯片外围区域放置套刻标识，并且放置的数量极其有限，严重制约了非线性补偿技术的应用，制约了获取更精确套刻误差形貌及反馈修正精度。例如，光刻机设备厂商建议二阶套刻误差补偿算法所需要的曝光区域数据点数量不少于8个；三阶套刻误差补偿算法所需要的曝光区域数据点数量不少于12个，因此，从图4中现有的套刻标识布局看到，其无法满足实际光刻工艺补偿需要。

此外，传统的工艺测量过程中，对晶圆内不同曝光区域的套刻标识测量往往局限于图4所示的5个数据点，并使用线性套刻误差补偿方法。当套刻误差补偿之后的残差仍然超出规定范围值时，这些数据将无法用于使用高阶误差补偿算法。因此我们有必要针对现有技术的不足而提供一种光刻套刻标识设计方法。

发明内容

为了克服现有技术中的不足，本发明的一种光刻套刻标识设计方法，其提高了测量的灵活性和数据的可靠性。

为了实现上述目的，本发明的一种光刻套刻标识设计方法，包括如下步骤：

S01、设计曝光区域内部的套刻标识及其坐标，每个曝光区域内的套刻标识不少于10个，套刻标识的坐标设计均匀涵盖整个曝光区域；

S02、设计曝光区域内部的测量坐标方式，通过互补型选点方式和综合型选点方式两种设计方式测量坐标；

S03、对晶圆进行曝光，并在晶圆范围内筛选套刻误差的测量模型，在晶圆坐标系下，对所有曝光区域按照水平和垂直方向进行标号，并根据实际工艺特点，优选曝光区域进行套刻误差测量；

S04、对套刻误差数据进行分析和计算，并反馈给自动控制系统，用于自动修正光刻设备参数。

优选的，S01中，套刻标识分布在曝光区域的边缘位置和芯片的核心结构位置，套刻标识的坐标设计采用A和B两种结构，其中A采用奇数个套刻标识数量，B采用偶数个套刻标识数量。