[发明专利]用于EEPROM中灵敏放大器的时序发生电路有效
| 申请号： | 201911255853.9 | 申请日： | 2019-12-10 |
| 公开（公告）号： | CN111091853B | 公开（公告）日： | 2021-11-09 |
| 发明（设计）人： | 傅俊亮 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G11C7/06 | 分类号： | G11C7/06;G11C7/08;G11C16/28 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 罗雅文 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 eeprom 灵敏 放大器 时序 发生 电路 | ||
1.一种用于EEPROM中灵敏放大器的时序发生电路，其特征在于，包括电流源、两个CMOS反相器、若干个NMOS管、若干个PMOS管、反相器和缓存器；
第一NMOS管的栅极与第二NMOS管的栅极连接，电流源与所述第一NMOS管的漏极和栅极和所述第二NMOS管的栅极连接；
所述第二NMOS管的漏极与第一CMOS反相器连接，所述第一CMOS反相器的输入端接输入电压；
所述第一CMOS反相器的输出端与第二CMOS反相器的输入端、第一PMOS管的栅极、第三NMOS管的栅极连接，所述第一CMOS反相器、所述第二CMOS反相器、所述第一PMOS管、所述第三NMOS管的公共端记为点OUTb；
所述第二CMOS反相器与第二PMOS管的漏极、第四NMOS管的漏极连接，所述第二CMOS反相器的输出端连接所述缓存器，所述第二CMOS反相器和所述缓存器的公共端连接第五NMOS管的漏极，所述第五NMOS管的源极连接第六NMOS管的漏极，所述第六NMOS管的偏置电流由所述电流源提供；
所述第五NMOS管的栅极连接点OUTb，所述第四NMOS管的栅极和所述第二PMOS管的栅极分别通过所述反相器连接所述输入电压；
其中，所述第二PMOS管和所述第二CMOS反相器中的PMOS管的上拉能力大于所述第六NMOS管和所述第五NMOS管的下拉能力。
2.根据权利要求1所述的用于EEPROM中灵敏放大器的时序发生电路，其特征在于，所述第一CMOS反相器、所述第一PMOS管、所述第二PMOS管接电源电压；
所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第六NMOS管接电源地。
3.根据权利要求1所述的用于EEPROM中灵敏放大器的时序发生电路，其特征在于，所述电流源为所述第一NMOS管和所述二NMOS管提供偏置电流。
4.根据权利要求1所述的用于EEPROM中灵敏放大器的时序发生电路，其特征在于，所述第一CMOS反相器由第七NMOS管和第三PMOS管构成；
所述第七NMOS管的栅极和所述第三PMOS管的栅极连接，作为所述第一CMOS管的输入端；
所述第七NMOS管的漏极与所述第三PMOS管的漏极连接，作为所述第一CMOS管的输出端；
所述第七NMOS管的源极与所述第二NMOS管的漏极连接；
所述第三PMOS管的源极连接电源电压vpwr。
5.根据权利要求1所述的用于EEPROM中灵敏放大器的时序发生电路，其特征在于，所述第二CMOS反相器由第八NMOS管和第四PMOS管构成；
所述第八NMOS管的栅极和所述第四PMOS管的栅极连接，作为所述第二CMOS管的输入端；
所述第八NMOS管的漏极与所述第四PMOS管的漏极连接，作为所述第二CMOS管的输出端；
所述第八NMOS管的源极与所述第四NMOS管的漏极连接，所述第四PMOS管的源极与所述第二PMOS管的漏极连接。
6.根据权利要求1所述的用于EEPROM中灵敏放大器的时序发生电路，其特征在于，所述第一PMOS管的栅极与所述第三NMOS管的栅极连接，所述第一PMOS管和所述第三NMOS管的公共端分别连接所述第一CMOS反相器的输出端和所述第二CMOS反相器的输入端；
所述第一PMOS管的源极和漏极接电源电压，所述第三NMOS管的源极和漏极接电源地。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911255853.9/1.html，转载请声明来源钻瓜专利网。
