[发明专利]用于探地雷达的100GHz等效采样电路及阵列探地雷达组合方法

权利要求书

1.一种用于探地雷达的100GHz等效采样电路，其特征在于：

所述电路包括ARM主控通信模块、FPGA时序控制模块、10ps步进延时模块、100MSPS高速ADC采样模块；

所述ARM主控通信模块通过以太网接口连接上位机软件，配置所有的采集参数并保存在ARM主控通信模块中；

所述ARM主控通信模块配置FPGA时序控制模块的时序控制方式，包括采样速率、延时步进与采样时窗参数；

所述FPGA时序控制模块完成所有采集时序的配置与ADC采样模块的读取，采用FPGA自身的高速差分ECL时钟信号保证触发信号的一致性；

所述10ps步进延时模块由FPGA时序控制模块配置延时时间；

所述ADC采样模块的采样率为100MSPS以上，由FPGA时序控制模块控制ADC采样模块的采样时钟和数据读取；

上位机发送采集参数配置到ARM主控通信模块，ARM主控通信模块根据采集参数控制FPGA时序控制模块完成时序配置，FPGA时序控制模块的差分时钟信号通过延时模块连接到ADC采样模块的采样时钟接口，通过调整延时模块的延时时间实现100GHz的等效采样，通过配置FPGA时序控制模块的时钟信号数量，实现采样窗口的调整。

2.如权利要求1所述的一种用于探地雷达的100GHz等效采样电路，其特征在于：所述10ps步进延时模块采用一片10ps步进延时芯片。

3.如权利要求1所述的一种用于探地雷达的100GHz等效采样电路，其特征在于：所述10ps步进延时模块最大延时时间为10ns以上。

4.一种基于权利要求1所述的用于探地雷达的100GHz等效采样电路的阵列探地雷达组合方法如下：

第一步：将第一部探地雷达的同步输出时钟线与其余探地雷达的同步输入时钟线连接到一起；

第二步：将所有探地雷达的以太网连接到路由器，路由器连接至上位机；

第三步：使用上位机将第一步探地雷达设置为主时钟探地雷达，其余探地雷达设置为从时钟探地雷达；

第四步：将第一部探地雷达的FPGA的触发时钟配置为本地触发并使能同步输出时钟，将其余探地雷达的FPGA触发时钟更改为外部触发；

第五步：上位机依次配置探地雷达的采集参数，可使用相同长度的时钟线连接，在从时钟的FPGA中增加相应的延时时间，以抵消时钟线带来的延时；

第六步：上位机给主时钟探地雷达发送采集命令，主时钟探地钟雷达启动时钟输出，从时钟探地雷达的触发信号与主时钟探地雷达一致。