[发明专利]包括现场可编程门阵列的存储器系统及其操作方法

说明书

一种存储器系统包括：存储器器件；包括了第一接口、第二接口以及具有第一纠错码(ECC)引擎的第一数据处理器的存储器控制器；以及包括了被连接到第一接口的第三接口、被连接到第二接口的第四接口、被连接到外部主机的第五接口和具有第二ECC引擎的第二数据处理器的现场可编程门阵列(FPGA)。存储器控制器可以配置正常写入操作路径或高度可靠的写入操作路径。

相关申请的交叉引用

本申请与2018年12月6日在韩国知识产权局提交的韩国专利申请第10-2018-0156277号相关并且要求其优先权，其通过引用的方式合并于此。

技术领域

本发明构思一般地涉及数据处理系统以及被包括在数据处理系统中的存储器系统。更具体地，本发明构思涉及包括现场可编程门阵列(FPGA)的存储器系统，以及操作这种存储器系统的方法。

背景技术

快闪存储器是一种非易失性存储器，其能够在没有施加电源的情况下可靠地保留被存储的数据。包括快闪存储器的存储设备(例如，嵌入式多媒体卡(eMMC)、通用快闪存储器(UFS)、固态驱动器(SSD)和存储卡)已经成为广泛被使用的组件，特别被适用于存储和检索大量数据。随着这种存储设备的广泛被使用，延长其使用寿命的方法已经不断地被研究。

发明内容

本发明构思提供了一种存储器系统，包括：包括第一数据处理器的存储器控制器和包括第二数据处理器的现场可编程门阵列(FPGA)，以及存储器器件。

根据本发明构思的一个方面，一种存储器系统包括：存储器器件；包括第一接口、第二接口和被配置为对从存储器器件检索的读取数据执行第一数据处理并且经由第一接口和第二接口之一输出第一处理后读取数据的第一数据处理器的存储器控制器；和现场可编程门阵列(FPGA)，其包括被连接到第一接口的第三接口、被连接到第二接口的第四接口、被连接到外部主机的第五接口、以及被配置成对第一处理后读取数据进行第二数据处理并通过第五接口将第二处理后读取数据输出到外部主机的第二数据处理器。

根据本发明构思的另一方面，一种存储器系统包括：存储器器件；包括第一接口、第二接口以及包括第一纠错码(ECC)引擎的第一数据处理器的存储器控制器；以及由被连接到第一接口的第三接口、被连接到第二接口的第四接口、被连接到外部主机的第五接口、以及包括第二ECC引擎的第二数据处理器组成的现场可编程门阵列(FPGA)。存储器控制器被配置为确定由外部主机请求的写入操作是正常写入操作还是高度可靠写入操作。在确定写入操作是正常写入操作时，存储器控制器配置外部主机和存储器器件之间的正常写入操作路径，包括：第五接口、第四接口、第二接口、第一ECC引擎；否则在确定写入操作是高度可靠的写入操作时，存储器控制器在外部主机和存储器器件之间配置高度可靠的写入操作路径，包括：第五接口、第二ECC引擎、第三接口、第一接口和第一ECC引擎。

根据本发明构思的另一方面，提供了一种操作存储器系统的方法。该存储器系统包括：存储器控制器，其包括包含第一纠错码(ECC)引擎的第一数据处理器；包括第二ECC引擎并且响应于程序而操作的现场可编程门阵列(FPGA)；以及非易失性存储器器件。该方法包括：响应于从外部主机接收的读取请求，在正常读取路径和高度可靠的读取路径之间进行选择，在选择高度可靠的路径时，对从非易失性存储器器件检索的读取数据执行第一ECC解码以提供第一处理后数据，对第一处理后数据执行第二ECC解码以提供第二处理后数据，并将第二处理后数据提供给外部主机；否则在选择正常路径时，对读取数据仅执行第一ECC解码以提供第一处理后数据，并将第一处理后数据提供给外部主机。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，其中：

图1是示出根据示例实施例的包括了存储器系统的数据处理系统的框图；

图2是示出根据示例实施例的存储器系统的框图；