[发明专利]存储结构及其擦除方法

说明书

本发明提供了一种存储结构及其擦除方法，能够对存储块执行擦除操作，包括：第一存储体、第二存储体、第三存储体及控制器，所述存储块按照编号顺次交替设置在所述第一存储体、第二存储体和第三存储体中，所述控制器用于控制所述存储块以设定的擦除方式按照编号顺次执行第一过程、第二过程和第三过程的擦除过程；所述擦除方式包括：存储块B_i在执行第三过程时，存储块B_i+1在执行第二过程，存储块B_i+2在执行第一过程，其中，i∈[1，n‑2]。本发明中的相邻三个存储块同步进行第一过程、第二过程和第三过程，从而节约了存储结构整体擦除的擦除时间，提高了擦除的效率，并且不需要额外的电路，可以在不增加成本的情况下实施。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种存储结构及其擦除方法。

背景技术

闪存的主要特点是工作速度快、单元面积小、集成度高、可靠性好、可重复擦写10万次以上，数据可靠保持超过10年，从而可以大量的代替其他存储器嵌入到电路中。现在市场上主要的两种闪存是NOR结构和NAND结构的非易失性闪存，其中，NOR闪存(Nor Flash)单元面积小且读(写)操作时间短，因此被广泛的应用。目前主流的Nor Flash均是基于浮栅闪存技术，为了节约面积，其存储区域一般都是采用矩阵形式集中放置，然后在逻辑上分成很多存储块(Block)，在擦除时，以存储块为单位顺次进行擦除操作。通常擦除操作包括预编程步骤(Pre program)、擦除步骤(Erase)和过擦除修复步骤(Over EraseCorrection，OEC)，预编程步骤是将存储块中的二进制值“1”全部变成“0”；擦除步骤是对存储块施加较大的擦除脉冲，从而使得存储块的阈值电压低于一特定的电平值；过擦除修复步骤是通过修复操作对过擦除的存储块进行修复，以避免其阈值电压过低。由于擦除操作需要这三个步骤，非易失性闪存也集成了大量的存储块，所以与读操作及写操作相比，非易失性闪存的整体擦除操作非常耗时。如何提高非易失性闪存整体擦除的效率，是目前亟待解决的技术问题。

发明内容

本发明的目的在于提供一种存储结构及其擦除方法，以解决非易失性闪存整体擦除的效率低的问题。

为了达到上述目的，本发明提供了一种存储结构，能够对存储块B₁、B₂…B_n执行擦除操作，n为大于或等于3的整数，包括：第一存储体、第二存储体、第三存储体及控制器，所述存储块按照编号顺次交替设置在所述第一存储体、第二存储体和第三存储体中，所述控制器用于控制所述存储块以设定的擦除方式按照编号顺次进行擦除操作，所述擦除操作包括顺次执行第一过程、第二过程和第三过程；

所述擦除方式包括：存储块B_i在执行第三过程时，存储块B_i+1在执行第二过程，存储块B_i+2在执行第一过程，其中，i∈[1，n-2]。

可选的，存储块B₁完成第一过程之后，存储块B₁执行第二过程，同时存储块B₂执行第一过程，之后依次对其余存储块执行所述擦除方式；存储块B_i完成第三过程、存储块B_i+1完成第二过程以及存储块B_i+2完成第一过程之后，存储块B_i+1再执行第三过程；直至，存储块B_n-1完成第二过程之后，存储块B_n-1执行第三过程，同时存储块B_n执行第二过程；存储块B_n完成第二过程之后，单独执行第三过程。

可选的，所述第一过程包括预编程步骤，所述第二过程包括擦除步骤，所述第三过程包括过擦除修复步骤。

可选的，所述第一存储体、第二存储体及第三存储体中的存储块的数量均相同。