[发明专利]一种RISC-V DEBUG系统的仿真验证方法有效
| 申请号： | 201911167171.2 | 申请日： | 2019-11-25 |
| 公开（公告）号： | CN111124887B | 公开（公告）日： | 2022-06-03 |
| 发明（设计）人： | 柳仁禹 | 申请（专利权）人： | 四川长虹电器股份有限公司 |
| 主分类号： | G06F11/36 | 分类号： | G06F11/36 |
| 代理公司： | 四川省成都市天策商标专利事务所(有限合伙) 51213 | 代理人： | 郭会 |
| 地址： | 621000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 risc debug 系统 仿真 验证 方法 | ||
1.一种RISC-V DEBUG系统的仿真验证方法，其特征在于，包括以下步骤：
A.通过Remote Bitbang接口实现JTAG接口驱动；所述步骤A中RemoteBitbang接口具体是利用远程进程来驱动JTAG；所述步骤A中通过Remote Bitbang接口实现JTAG的驱动时包括：建立与远程进行的TCP连接，并向该进程发送ASCII编码的bitbang请求，从而驱动JTAG；
B.通过DPI接口实现DEBUG系统中DTM模块与Remote Bitbang接口的数据传输；
C.以OpenOCD作为片上调试器，通过调用Remote Bitbang接口实现与DTM模块的JTAGTAP通信；
D.通过TCP SOCKET的方式，实现GDB与OpenOCD的连接；
E.将C代码编译成可执行程序，通过GDB下载至RISC-V Core中；
F.通过GDB输入不同功能的指令，实现RISC-V DEBUG系统的仿真验证。
2.根据权利要求1所述的一种RISC-V DEBUG系统的仿真验证方法，其特征在于，所述Remote Bitbang接口是用C语言编写的驱动代码，DTM模块是用verilog编写的rtl代码，两者之间采用DPI接口的方式实现数据传输。
3.根据权利要求1所述的一种RISC-V DEBUG系统的仿真验证方法，其特征在于，所述GDB将相应的指令解析后发送给OpenOCD，OpenOCD接收到指令，以JTAG TAP的方式发送给RISC-V DEBUG系统。
4.根据权利要求1所述的一种RISC-V DEBUG系统的仿真验证方法，其特征在于，所述步骤E中C代码编译成的可执行程序中包含程序的入口地址。
5.根据权利要求1所述的一种RISC-V DEBUG系统的仿真验证方法，其特征在于，所述步骤F中，GDB通过在线调试程序和对RISC-V系统寄存器的各种操作来实现RISC-V DEBUG系统的仿真验证。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川长虹电器股份有限公司，未经四川长虹电器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911167171.2/1.html，转载请声明来源钻瓜专利网。
