[发明专利]时序控制器验证系统及时序控制器验证方法

权利要求书

1.一种时序控制器验证系统，其特征在于，包括算法寄存器(1)、与所述算法寄存器(1)连接的传输控制单元(2)以及与所述传输控制单元(2)连接的时序控制器(3)；

所述时序控制器(3)包括：与所述传输控制单元(2)连接的数据编排模块(10)及与所述数据编排模块(10)及传输控制单元(2)连接的处理模块(20)；

所述算法寄存器(1)用于存储算法数据；

所述传输控制单元(2)用于从所述算法寄存器(1)获取所述算法数据，并依据预设的第一校验算法及算法数据得出第一校验值，并将算法数据转换成传输数据，将所述传输数据及第一校验值传输至数据编排模块(10)；

所述数据编排模块(10)用于接收传输数据及第一校验值，并依据预设的编排算法将所述传输数据编排成目标数据，并将目标数据及第一校验值写入处理模块(20)；

所述处理模块(20)用于接收目标数据及第一校验值，并依据目标数据及预设的第二校验算法得出第二校验值，若所述第一校验值与第二校验值相等，则反馈第一结果值至传输控制单元(2)，否则反馈第二结果值至传输控制单元(2)。

2.如权利要求1所述的时序控制器验证系统，其特征在于，所述传输控制单元(2)利用I2C总线将所述传输数据及第一校验值传输至所述数据编排模块(10)。

3.如权利要求1所述的时序控制器验证系统，其特征在于，所述算法数据与所述目标数据的位数相同，所述算法数据的位数大于所述传输数据的位数。

4.如权利要求3所述的时序控制器验证系统，其特征在于，所述算法寄存器(1)存储N个32bit的算法数据，所述传输控制单元(2)将N个32bit的算法数据转换为4N个20bit的传输数据，N为大于1的正整数。

5.如权利要求1所述的时序控制器验证系统，其特征在于，所述传输控制单元(2)还用于在接收到第一结果值时，判定所述时序控制器配置正确，在接收到第二结果值时，判定所述时序控制器配置错误。

6.如权利要求1所述的时序控制器验证系统，其特征在于，所述算法数据为用于进行显示画质改善的算法数据。

7.如权利要求1所述的时序控制器验证系统，其特征在于，所述预设的第一校验算法为累加多个算法数据，得出第一校验值，所述预设的第二校验算法为累加多个目标数据，得出第二校验值。

8.一种时序控制器验证方法，其特征在于，应用于如权利要求1至7任一项所述的时序控制器验证系统，包括如下步骤：

步骤S1、所述传输控制单元(2)从所述算法寄存器(1)获取所述算法数据，并依据预设的第一校验算法及算法数据得出第一校验值；

步骤S2、所述传输控制单元(2)将算法数据转换成传输数据，并将所述传输数据及第一校验值传输至数据编排模块(10)；

步骤S3、所述数据编排模块(10)接收传输数据及第一校验值，并依据预设的编排算法将所述传输数据编排成目标数据，并将目标数据及第一校验值写入处理模块(20)；

步骤S4、所述处理模块(20)接收目标数据及第一校验值，并依据目标数据及预设的第二校验算法得出第二校验值；

步骤S5、所述处理模块(20)比较所述第一校验值及第二校验值，若所述第一校验值与第二校验值相等，则反馈第一结果值至传输控制单元(2)，否则反馈第二结果值至传输控制单元(2)。