[发明专利]CMOS图像传感器的串行图像数据训练系统及仿真系统

权利要求书

1.CMOS图像传感器的串行图像数据训练及实时仿真系统，包括CMOS图像传感器、驱动器、电平转换器和单片控制器；其特征是：

所述单片控制器内包含时序控制模块、数据调理模块、训练模块，可变的延迟器、可控的串并转换器和输出位置可控制的移位寄存器；

所述单片控制器内时序控制模块输出用于电荷转移的驱动时序信号和控制时序信号，分别经驱动器和电平转换器后，送入CMOS图像传感器；所述CMOS图像传感器输出的串行数据，经训练模块控制的可变的延迟器、可控的串并转换器和输出位置可控制的移位寄存器，输出为位置确定的有效数据的并行数据，再经数据调理模块后输出满足应用要求的图像数据格式；

根据可变的延迟器的tap位置获得并行数据跳变沿的产生方式，各通道tap位置的具体产生方式以及表示跳变沿的异常数据的表述方式；

所述数据跳变沿的产生方式为：

当可变的延迟器的延迟tap值不在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data相等的；

当可变的延迟器的延迟tap值在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data不相等，为非训练字no_train_data；

所述各通道tap位置的具体产生方式为：

当可变的延迟器有tap输出端口时，则直接使用；

当可变的延迟器没有tap输出端口时，则在复位时tap值设置为0；当tap延迟递增递减的方向控制INC和tap延迟递增递减的使能CE同时为高，则tap值递增；

当INC为低而CE为高，则tap值递减；

所述跳变沿的异常数据的表述方式为：

所述非训练字no_train_data与训练字train_data至少有两bit不同；

跳变沿的间隔时间定义为：间隔时间小于单个tap的分辨率式中t_refrence为可变的延迟器参考时钟的周期；n_{tap_max}为可变的延迟器延迟的最大tap数；

CMOS串行图像数据通道训练的目标为：单个train脉冲的上升沿到接收到的单个并行训练数据之间的延时Train delay time，与单个输出数据同步信号sync的上升沿到接收到的首个有效并行图像数据的延时sync delay time相等；

串行数据先经可变的延迟器进行最大5ns的延时，然后使用可控的串并转换器进行1:6的串并转换，转换为6bit的并行数据；然后经过1:4ram进行1:4的位宽变换，转换为24bit的并行数据；然后经高低12bit分时发送，转换为12bit的数据；然后经基于ram的移位寄存器进行可控的位置移动，然后在经第一D触发器后分为两条通路；一条通路经第二D触发器和第三D触发器输出到数据整合模块；另一条通路先进行通道选择，然后经第四D触发器成为当前接收到并行数据，再经第五D触发器后成为之前接收到的并行数据；在位校正阶段，通过比较当前接收到并行数据和之前接收到的并行数据，判断接收到的数据是否稳定。