[发明专利]一种硬件加速器

权利要求书

1.一种硬件加速器，其特征在于，包括：命令管理器、读写处理器、缓冲存储器，其中，

所述命令管理器判断从主机获取的读命令或写命令是否符合主机与存储设备之间的协议，以及向CPU组发送符合所述协议的第一命令，所述第一命令为读命令或写命令，所述CPU组包括至少一个CPU；

所述读写处理器根据第一信息获取数据索引，以及，指示数据搬移单元获取与所述第一命令对应的读/写数据，其中，所述第一信息为所述CPU组从所述第一命令中获取的，所述第一信息包括所述数据索引或用于获取所述数据索引的信息，若所述第一命令为读命令，所述读/写数据包括所述数据搬移单元从动态随机存取存储器DRAM中获取的第一数据；

所述缓冲存储器缓存所述数据索引。

2.如权利要求1所述的硬件加速器，其特征在于，若所述第一命令为写命令，所述读/写数据包括所述数据搬移单元按照所述数据索引从主机中获取的第二数据。

3.如权利要求1或2所述的硬件加速器，其特征在于，所述读写处理器接收介质接口控制器发送的标签信息，所述标签信息用于表征所述介质接口控制器将所述第一数据从NVM中读取到所述DRAM已完成，所述标签信息包括与所述第一命令对应的标识信息；

所述读写处理器指示所述数据搬移单元根据所述标识信息从所述DRAM中获取所述第一数据，并根据所述数据索引向主机发送所述第一数据。

4.如权利要求3所述的硬件加速器，其特征在于，所述标签信息为所述介质接口控制器在所述第一数据存储到所述DRAM之后，向所述读写处理器反馈的。

5.如权利要求3所述的硬件加速器，其特征在于，若所述第一命令为读命令，所述读写处理器记录所述第一数据的数据长度，其中，所述第一数据的数据长度为所述读写处理器根据所述第一信息获取的；

响应于所述标签信息，所述读写处理器根据所述标签信息记录为所述第一命令已向所述主机发送的数据的长度；

所述读写处理器响应于所述第一命令要读取的数据的长度等于为所述第一命令已向所述主机发送的数据的长度，而向所述主机发送用于表征读命令处理完成的状态信息。

6.如权利要求3所述的硬件加速器，其特征在于，

若所述第一命令为读命令，所述读写处理器记录所述第一命令要读取的数据长度；

所述读写处理器响应于收到所述标签信息，根据所述标签信息记录为所述第一命令已读取到所述DRAM的数据的长度；

所述读写处理器响应于所述第一命令要读取的数据的长度等于为所述第一命令已读取到所述DRAM的数据的长度，而指示所述数据搬移单元根据所述标识信息从所述DRAM中获取为所述第一命令已读取的数据，并向主机发送用于表征读命令处理完成的状态信息。

7.如权利要求2所述的硬件加速器，其特征在于，若所述第一命令为写命令，所述读写处理器在所述缓冲存储器获取到所述数据索引之后，指示所述数据搬移单元从与所述数据索引对应的主机地址中获取所述第二数据，并向介质接口控制器发送所述第二数据。

8.如权利要求7 所述的硬件加速器，其特征在于，所述读写处理器为所述第二数据分配所述DRAM的存储空间，并向所述介质接口控制器指示所分配的存储空间，以控制NVM存储所述第二数据。

9.如权利要求2 所述的硬件加速器，其特征在于，所述硬件加速器还包括至少两个缓存单元，在所述数据搬移单元从主机获取第二数据或向主机发送第一数据的过程中，所述至少两个缓存单元采用乒乓方式缓存第一数据或第二数据。

10.如权利要求7 所述的硬件加速器，其特征在于，所述读写处理器响应于所述第二数据传输到所述介质接口控制器，向所述主机发送用于表征写命令处理完成的状态信息。