[发明专利]全控交直交变流系统直流双支撑电容剩余寿命监测方法

说明书

本发明提供一种全控交直交变流系统直流双支撑电容剩余寿命监测方法，该方法适用于直流侧双支撑电容交直交变流系统，便于在线实现且无需增加额外的硬件设备，无需改变系统状态、任意时刻实时进行电容剩余寿命监测。该方法可以同时监测直流侧两个支撑电容的剩余寿命，具备较强的抗干扰能力，且能够实现足够精度的剩余寿命预测能力。

技术领域

本发明涉及一种直流双支撑电容剩余寿命监测方法，具体涉及一种全控交直交变流系统直流双支撑电容剩余寿命监测方法。

背景技术

全控整流交直交变流系统具备高效率和高可靠性，同时提供了幅值和频率完全可控的三相或单相交流电源输出，因此被广泛的应用于各种场合。随着电力可靠性的发展，针对直流侧支撑电容剩余寿命在线监测的方案也层出不穷。由于现如今模块化的设计理念，现存的交直交变流器通常采用两组模块构建。每组模块包括6个IGBT(Insulated GateBipolar Transistor绝缘栅双极型晶体管)和1个直流侧支撑电容。这就使得交直交变流拓扑直流侧存在两个电容器，这给现有的本来就不完善的在线电容剩余寿命监测方案带来了更大的困难。另外常规的支撑电容在线监测方案通常需要额外的控制策略使得系统脱离正常的工作状态或者需要额外的硬件设备增加系统成本。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种适用于直流侧双支撑电容交直交变流系统的，便于在线实现且无需增加额外的硬件设备的，无需改变系统状态的、任意时刻实时进行的电容剩余寿命监测方案。该方案可以同时监测直流侧两个支撑电容的剩余寿命，具备较强的抗干扰能力，且能够实现足够精度的剩余寿命预测能力。

为达到以上目的，本发明采取的技术方案是：

一种PWM变流器直流支撑电容剩余寿命在线监测系统，采用DSP+FPGA架构，包括：核心板、底板、AD7656采样模块、W5300通信模块和上位机；所述核心板包括DSP系统和FPGA最小系统；所述DSP系统包括：DSP最小系统和外挂储存单元；所述外挂储存单元包括：FLASH芯片和RAM芯片，所述AD7656采样模块包括3块AD7656芯片和低通滤波器，所述W5300通信模块包括WIZnet W5300芯片和以太网变压器，

DSP芯片的数据地址总线、PWM输出信号线、BOOT引导信号线、通用输入输出信号线均与FPGA芯片连接；DSP芯片的EM1CS2管脚与FLASH芯片连接，用于片选FLASH芯片；DSP芯片的EM1CS3管脚与RAM芯片连接，用于片选RAM芯片；DSP芯片的EM1OE管脚和EM1WE管脚分别与FLASH芯片的读、写管脚连接；DSP芯片的EM1OE管脚和EM1WE管脚分别与RAM芯片的读、写管脚连接；DSP芯片的19位地址总线和16位数据总线分别与FLASH芯片的地址管脚、数据管脚连接；DSP芯片的19位地址总线和16位数据总线分别与RAM芯片的地址管脚、数据管脚连接；

DSP芯片的EM1CS4管脚与WIZnet W5300芯片的管脚CS连接，DSP芯片的EM1OE管脚和EM1WE管脚分别与WIZnet W5300芯片的读、写管脚连接，DSP芯片的8位地址总线与WIZnetW5300芯片的地址线输入管脚连接，DSP芯片的16位数据总线与WIZnet W5300芯片的数据输入管脚连接；

FPGA芯片的12个GPIO管脚分别与3块AD7656芯片的片选管脚CS、复位信号管脚RESET、反馈信号管脚BUSY、启动转换信号管脚CONVST连接，3块AD7656芯片的数据管脚均与DSP芯片的16数据总线连接；所述AD7656芯片的6路采样输入管脚均与一个低通滤波器的输出端连接，一个低通滤波器的输入端与电压传感器连接，另一个低通滤波器的输入端与电流传感器连接；

所述底板与核心板连接，为核心板的控制芯片提供电源；所述核心板的扩展接口包括：多种协议串行通信接口，ADC采样输入接口，数据地址总线接口，PWM输出接口和多个数字输入输出接口。