[发明专利]碳化硅半导体装置及碳化硅半导体装置的制造方法

说明书

本发明提供能够有效且尺寸精度良好地形成在与沟槽侧壁分离的部分具有高浓度区的基区的碳化硅半导体装置和碳化硅半导体装置的制造方法。p型基区(2)由p^‑型沟道区(2a)、在横向与p^‑型沟道区(2a)邻接的p型高浓度区(2b)构成。p型高浓度区(2b)的纵向的杂质浓度在与n⁺⁺型源区(4)分离的深度处显示峰浓度，随着从峰浓度的深度分别向源极侧和漏极侧而变低。p型高浓度区(2b)的横向的杂质浓度在p⁺⁺型接触区(5)的正下方显示峰浓度，随着向沟槽(6)侧而变低。p型高浓度区(2b)使用用于形成p⁺⁺型接触区(5)的离子注入中使用的离子注入用掩模，通过加速能量比该离子注入的加速能量高的离子注入而形成。

技术领域

本发明涉及碳化硅半导体装置及碳化硅半导体装置的制造方法。

背景技术

碳化硅(SiC)由于带隙比硅(Si)宽，所以最大电场强度比硅大，因此作为能够充分减小通态电阻的半导体材料备受期待。另外，在将碳化硅用作半导体材料的半导体装置(以下记为碳化硅半导体装置)中，寻求低通态电阻化，采用了在垂直型MOSFET(Metal OxideSemiconductor Field Effect Transistor：绝缘栅型场效应晶体管)中容易结构性地得到低通态电阻特性的沟槽栅极结构。

沟槽栅极结构是在形成于半导体基板的正面的沟槽内埋入了MOS栅极的MOS栅极结构。在沟槽栅极结构中，在p型基区的沿着沟槽侧壁的部分沿纵向(深度方向)形成沟道(n型的反转层)。通过使p型基区的厚度变薄，从而沟道长度变短，能够因短沟道化而实现低通态电阻化，但是由于短沟道效应增加而产生新的问题。因此，提出了用于对因短沟道效应增加而产生的问题进行改善的结构(例如，参照下述专利文献1)。

在下述专利文献1中公开了如下结构：在n⁺⁺型源区的正下方设置有与沟槽侧壁相距预定距离且与p型基区的形成了沟道的部分邻接，并且杂质浓度比p型基区高的p⁺型区。该p⁺型区是抑制分别从p型基区与n⁺⁺型源区的pn结以及p型基区与n型电流扩散区的pn结向p型基区内延伸的耗尽层，即所谓的晕状(HALO)区域。晕状区域通过向沟槽的侧壁从倾斜方向以离子方式注入p型杂质(以下记为倾斜离子注入)而形成。

将不具备晕状区域的现有的碳化硅半导体装置示于图13。图13是表示现有的碳化硅半导体装置的结构的截面图。图13所示的现有的碳化硅半导体装置110是不具备晕状区域的垂直型MOSFET。半导体基板130是在由碳化硅构成的n⁺型起始基板(未图示)上依次堆积n^-型漂移区101和p型基区102的各碳化硅外延层131、132而形成的碳化硅外延基板。通过使p型碳化硅外延层132的厚度t101变薄，从而沟道长度L变短，能够进行短沟道化。

在半导体基板130的内部，在距离半导体基板130的正面比沟槽106的底面靠近漏极侧的深的位置处选择性地设置有第一p⁺型区121、第二p⁺型区122。第一p⁺型区121与沟槽106的底面对置。第一p⁺型区122以与沟槽106分离的方式选择性地设置在相邻的沟槽106之间(台面区)。通过设置这些第一p⁺型区121、第二p⁺型区122，从而实现在关断时施加到栅极绝缘膜电场的抑制和耐压提高。符号111～113是构成源电极的金属膜。