[发明专利]一种数据存取混合操作的优化策略及其实现方法在审
| 申请号: | 201910978652.5 | 申请日: | 2019-10-15 |
| 公开(公告)号: | CN110727609A | 公开(公告)日: | 2020-01-24 |
| 发明(设计)人: | 杨旭光;林森;伍世聪 | 申请(专利权)人: | 北京芯启科技有限公司 |
| 主分类号: | G06F12/0804 | 分类号: | G06F12/0804;G06F12/0877 |
| 代理公司: | 11453 北京名华博信知识产权代理有限公司 | 代理人: | 李冬梅 |
| 地址: | 100091 北京市海淀区上地*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 优化策略 数据传输 处理器核心 处理器设计 处理数据 传输操作 混合操作 简并操作 降低功耗 内存属性 内存系统 片上总线 数据存取 自动维护 写缓冲 总线 端片 内存 优化 保证 管理 | ||
1.一种支持数据存取混合操作优化策略的装置,其特征在于,所述硬件装置包括:处理器前端总线屏蔽器,在处理器存储执行单元和前端总线之间,基于数据存取的混合属性,实现对存取操作的优化策略。
2.根据权利要求1所述的处理器前端总线屏蔽器装置,其特征在于,所述硬件装置包括:
读队列,处理内存读取指令微操作,处理来自写缓冲器旁路读取数据的通路,和将未操作转化为总线传输的读请求,接收读取的数据;
写缓冲器,处理存储指令微操作,是实现对存取操作优化策略的核心装置;
前端总线传输级控制器,执行转换后的总线传输请求,并对读取进行仲裁。
3.根据权利要求2所述的写缓冲寄存器堆装置,其特征在于
写缓冲寄存器堆,提供存储空间供暂存写数据,并作为优化策略处理时的缓存;
优化策略产生器和选择器,针对每一个新申请的存储请求,基于对处理器前端总线写操作的多种策略做估计,判断出最佳策略;
写缓冲控制器,根据优化决策,处理当前的存储操作,并管理对寄存器堆的读写操作,完成优化的执行;
写请求产生器,将寄存器堆当中的有效项进行弹出,转化为总线传输级操作,向前端总线申请执行。
4.根据权利要求3所述的写缓冲寄存器堆装置,其特征在于
每一个寄存项都对应有一位有效标志,以及若干位的状态标识;
其中有效标志标识当前寄存项是否对总线就绪,是否可以发起总线请求;
其他状态标识作为当前寄存项距离就绪状态的完成度。
5.根据权利要求3所述的写缓冲控制器装置,其特征在于
能够将总线数据访问请求进行提前判断、排序,其输入来自多级流水线的指令缓存机制。
6.根据权利要求3所述的优化策略产生器和选择器装置,其特征在于
将存储请求进行提前判断、排序后,能够产生自动简并的优化策略,简并目的是为适配总线效率的突发长度的总线操作做优化;
优化策略在产生器中做估计,得到估计打分,多个产生器都进行估计;
选择器对各个产生器的打分进行最优判断,决定最终执行的策略;优选的,选取多个优化策略产生器同时进行打分的并行设计,以面积的损耗换取最高的效率。
7.根据权利要求3和6所述优化策略,其特征在于,所述策略适用条件包括:
可缓冲的地址属性;
在不影响数据操作完整性的前提下,可以对存储操作调整顺序。
8.根据权利要求7所述要素原则,根据权利要求3和6所述优化策略,其特征在于,所述策略包括:
地址相连、格式相容的操作优化;
带字节使能的数据优化,对一笔总线操作数据(Beat)的不同部分(例如byte)进行的多个操作,合并为一笔多个部分同时进行的操作;
对同一地址的多次存储,取消尚未发出的请求,只将最新的请求发出;
对一段连续地址的写操作,合并为突发批处理操作(burst)。
9.根据权利要求8所述突发批处理操作的优化策略,其特征在于,具体根据前端总线可支持的批处理长度,而进行不同的优化策略估计。
10.本发明不限于中央处理器的应用,包括人工智能等领域专用处理器设计。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京芯启科技有限公司,未经北京芯启科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910978652.5/1.html,转载请声明来源钻瓜专利网。





