[发明专利]纳米级相变存储器单元的垂直电极配置结构的加工方法

说明书

本发明公开了一种用于纳米级相变存储器单元的垂直电极配置结构的加工方法，按照工序依次生长下层电极材料层、中间相变材料层、上层电极材料层；加工时，将上层电极材料层和下层电极材料层加工为部分交叠上下电极结构，可进行源漏端交换。对于低阻晶态，通过构造非对称的上下电极结构，相比较于正对垂直电极结构，增大了等效电阻R，减小了工作电流，避免大电流的隧穿，延长器件寿命。同时，非正对面积分量分流了串联通路电流，增大串联过程电流扩散，也使得工作电流减小，工作电流越小，亚稳态的晶相结构越不容易被击穿。

技术领域

本发明属于微电子领域，涉及一种用于纳米级相变存储器单元的垂直电极配置结构的加工方法，具体涉及一种以硫系相变材料为基底的相变存储器元件的设计、加工方法及其应用。

背景技术

以硫系相变材料为基底的相变存储器，通过晶相和非晶相之间巨大的电阻差异来存储信息数据，甚至可以做到多级相变存储。这种相变过程随着尺寸减小而具有低功耗、高密度的成本优势，因而业界对纳米级相变存储器的开发极为关注。

目前在相变单元结构设计上比较成熟应用有T型结构、侧墙接触型结构等，其目的是为了降低非晶化过程的电流，从而降低功耗。这种结构把一个相变存储单元视作一个不变的两端元件，通过限制其中一端的截面积，增大非晶化过程的电流密度，降低非晶化过程的电流，从而降低功耗。

事实上在相变单元不断缩小的过程中，相变材料本身的纳米效应逐渐变得不可忽视。尤其是进入10nm尺度以下，晶相阻值非常小，极易隧穿而表现出短接电路的特性。

因此，有必要提出一种适用于纳米级相变单元的新型电极配置结构的加工方法，来解决纳米级下、低阻晶化过程中隧穿短接的问题。

发明内容

针对现有技术以上缺陷或改进需求中的至少一种，特别是，在相变单元缩小到纳米级导致纳米效应突出的情况下，低阻晶化过程中如何避免隧穿短接，本发明提供了一种用于纳米级相变存储器单元的垂直电极配置结构的加工方法，对于低阻晶态，通过构造非对称的上下电极结构，相比较于正对垂直电极结构，增大了等效电阻R，减小了工作电流，避免大电流的隧穿，延长器件寿命。同时，非正对面积分量分流了串联通路电流，增大串联过程电流扩散，也使得工作电流减小，工作电流越小，亚稳态的晶相结构越不容易被击穿。

为实现上述目的，按照本发明的一个方面，提供了一种用于纳米级相变存储器单元的垂直电极配置结构的加工方法，其中，所述垂直电极配置结构包括上层电极材料层、中间相变材料层、下层电极材料层，其制造及使用方法包括如下步骤：

S1、首先经过第一次光刻曝光工序在硅基底上形成下层电极材料层的光刻胶掩膜版图形，以及用于中间相变材料层、上层电极材料层对准的定标图形；

S2、然后生长下层电极材料层，经过光刻去胶工序去除第一次光刻曝光工序的光刻胶，此时需要沉积一层绝缘介质保护层填充下层电极材料层光刻后形成的侧方空隙；

S3、在开始中间相变材料层制备前，利用步骤S1中的定标图形，使用第二次光刻曝光工序在下层电极材料层的上表面形成中间相变材料层的光刻胶掩膜版图形；

S4、然后在下层电极材料层和绝缘介质保护层上生长中间相变材料层，随后经过光刻去胶工序去除第二次光刻曝光工序的光刻胶；

S5、在开始上层电极材料层制备前，利用步骤S1中的定标图形，使用第三次光刻曝光工序在中间相变材料层的上表面形成上层电极材料层的光刻胶掩膜版图形；

S6、然后以与下层电极材料层形成非对称上下电极结构的方式，生长上层电极材料层，上下电极结构具有水平投影面积重叠的正对面积分量，也具有投影面积不重叠的非正对面积分量，且正对面积分量全部对应设置有所述中间相变材料层，部分或全部非正对面积分量也对应设置有所述中间相变材料层；随后经过光刻去胶工序去除第三次光刻曝光工序的光刻胶；上层电极材料层和下层电极材料层可进行源漏端交换。