[发明专利]电容器及其形成方法在审
| 申请号: | 201910894346.3 | 申请日: | 2019-09-20 |
| 公开(公告)号: | CN110943164A | 公开(公告)日: | 2020-03-31 |
| 发明(设计)人: | 郭文峰;赖佳平;曾仲铨 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L49/02 | 分类号: | H01L49/02 |
| 代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 刘潇;黄艳 |
| 地址: | 中国台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 电容器 及其 形成 方法 | ||
本申请的实施例提供一种电容器,包括:沿着第一方向延伸且位于基板中的至少一主要沟槽,以及沿着不同于第一方向的第二方向延伸且位于基板中的至少一次要沟槽。电容还包括:分离基板与多个电容板中的第一电容板的第一介电材料,以及分离第一电容板与此些电容板中的第二电容板的第二介电材料,其中第一介电材料、第二介电材料、第一电容板与第二电容板至少部分位于基板中的至少一主要沟槽与至少一次要沟槽之中。
技术领域
本发明实施例涉及一种电容器,特别涉及沟槽电容。
背景技术
集成电路时常包括电容,以在存储芯片中存储数据或在集成电路中控制元件的时序。电容具有高深宽比(aspect ratio),例如深入蚀刻至介电介质(dielectric medium)中的类通孔电容(via-like capacitor),或延长型电容,例如沟槽电容。当电容板的表面积增加、电容板间的距离减少以及/或电容板间介电材料的介电常数减少时,电容存储量会增加。减少整体集成电路的布局面积能降低制造集成电路的成本,以在制造的基板上配置更多的电路晶粒(circuit dies)。降低个别电路元件,包括电容,的布局面积可降低整体的电路布局面积。
发明内容
本发明实施例提供一种电容器,包括:至少一主要沟槽于基板中,沿着第一方向延伸;至少一次要沟槽于基板中,沿着不同于第一方向的第二方向延伸,且与至少一主要沟槽相交;第一介电材料,分离基板与多个电容板中的第一电容板;以及第二介电材料,分离第一电容板与此些电容板中的第二电容板,其中第一介电材料、第二介电材料、第一电容板与第二电容板至少部分位于基板中的至少一主要沟槽与至少一次要沟槽之中。
本发明实施例提供一种电容器的制造方法,包括:施加电容图案至基板,电容图案为交叉网状(cross-hatched)图案;以电容图案作为蚀刻遮罩,凹蚀基板至第一深度,以形成基板的凹口部分;以及于基板的凹口部分之中,沉积多个薄膜对,每个薄膜对包括绝缘层与导电层。
本发明实施例提供一种电容器,包括:一组交叉网状的至少一主要沟槽与至少一次要沟槽在基板中,至少一主要沟槽具有第一长度,第一长度大于至少一次要沟槽的第二长度;第一介电材料在基板上的至少一主要沟槽与至少一次要沟槽中;第一导电材料直接在第一介电材料上;第二介电材料直接在第一导电材料上;以及第二导电材料直接在第二介电材料上。
附图说明
以下将配合说明书附图详述本发明实施例。应注意的是,依据在业界的标准做法,各种特征并未按照比例绘制且仅用以说明例示。事实上,可能任意地放大或缩小元件的尺寸,以清楚地表现出本发明实施例的特征。
图1是根据一些实施例,示出具有电容的集成电路。
图2是根据一些实施例,示出集成电路中线性沟槽电容的俯视示意图。
图3是根据一些实施例,示出具有开放型交叉网状结构的沟槽电容的俯视示意图。
图4A与图4B是根据一些实施例,示出具有至少一些封闭型交叉网状结构的沟槽电容的俯视示意图。
图5、图6是根据一些实施例,示出具有交叉网状结构的沟槽电容的剖面示意图。
图7A与图7B是根据一些实施例,示出具有场域与岛状结构的沟槽电容的俯视示意图。
图8是根据一些实施例,示出制造具有交叉网状结构的沟槽电容的流程图。
图9是根据一些实施例,示出电容的剖面示意图。
附图标记说明:
100~集成电路
102、502、602、902~基板
104~通孔电容
106、500、600~沟槽电容
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910894346.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构的形成方法
- 下一篇:提升存储器效率的电路与方法





