[发明专利]一种基于FPGA的序列多峰值搜索排序装置

说明书

本发明提出一种基于FPGA的序列多峰值搜索排序装置，包括峰值寄存器、标识常量寄存器、比较寄存器和处理单元。所述处理单元使用峰值寄存器、标识常量寄存器、比较寄存器对输入序列进行多峰值搜索排序。本发明有效提升了序列排序的速度，降低了排序时需要占用的存储资源，具有较强的实用性和通用性。

技术领域

本发明涉及信号处理领域，具体涉及一种基于FPGA的序列多峰值搜索排序装置。

背景技术

序列排序是经典的算法问题，已经有冒泡排序、插入排序、快速排序等大量的排序算法。对序列进行排序是信号处理中常见处理，往往无需得到序列的全部顺序的信息，仅需要部分峰值及其排序信息即可。例如在目标搜索等应用中，往往关注排序的头部目标信息，或由于噪声的影响，部分能量较低的序列信息被干扰，因此只需分析排序的头部信息。如果直接套用已有全序列排序算法，需要存储大量的序列值，会浪费大量的时间和资源。

FPGA具备并行信号处理的能力，其计算资源，寄存器资源等均可通过编程直接调用，在信号处理领域应用广泛。

发明内容

本发明需解决技术问题是提供一种占用存储空间少，排序时间短的序列多峰值搜索排序装置。

为解决上述技术问题，本发明提供了一种基于FPGA的序列多峰值搜索排序装置，采取技术方案如下：

所述装置包括峰值寄存器、标识常量寄存器、比较寄存器和处理单元；

所述峰值寄存器的数量为N，与需要搜索并排序的峰值数量相同，峰值寄存器实时存储当前已排序序列的前N个峰值，N个峰值寄存器按大小顺序排列；

所述标识常量寄存器用于存储N个峰值寄存器对应的N个峰值寄存器标识常量，标识常量的位宽为N，对于第n个峰值寄存器，其标识常量的常量值为(2^(N-n+1))-1；

所述比较寄存器数量为1；比较寄存器位宽为N bit，位宽与峰值寄存器的个数相同，每1bit对应一个峰值寄存器；比较寄存器最高位对应N个峰值寄存器中的存储最大值的峰值寄存器，比较寄存器最低位对应N个峰值寄存器中的存储最小值的峰值寄存器，其他顺序对应；

所述处理单元使用峰值寄存器、标识常量寄存器、比较寄存器对输入序列进行多峰值搜索排序。序列依次流水进行序列值输入，设在t时刻输入序列值i₁，并行比较i₁与N个峰值寄存器中的值，根据比值大小，t+1时刻将所述比较寄存器中N bit的值更新为一个对应值j₁；将所述标识常量寄存器中的标识常量并行与j₁进行比较，在t+2时刻完成N个峰值寄存器峰值筛选与排序更新，直至序列搜索完毕，N个峰值寄存器中存储的值即为N个峰值。

进一步的，所述比较寄存器中N bit的值j₁获取方法如下：

对于每一个峰值寄存器，如果i₁小于等于某个峰值寄存器中的值，则将比较寄存器中此峰值寄存器对应的bit的值置为0，如果i₁大于某个峰值寄存器中的值，将比较寄存器中此峰值寄存器对应的bit的值置为1。

进一步的，所述在t+2时刻完成N个峰值寄存器峰值筛选与排序更新，具体如下：

t+1时刻比较寄存器的值更新为j₁后，将标识常量寄存器中对应的各峰值寄存器的标识常量并行与j₁比较，如果第n个峰值寄存器的标识常量大于j₁，则t+2时刻第n个峰值寄存器保持t+1时刻值；如果第n个峰值寄存器的标识常量等于j₁，则t+2时刻第n个峰值寄存器的值更新为i₁；如果第n个峰值寄存器的标识常量小于j₁，则t+2时刻第n个峰值寄存器的值更新为t+1时刻峰值寄存器n-1的值。

本发明相比于现有技术其有益效果如下：