[发明专利]一种基于硬件仿真加速器的指令集模拟器校准方法

说明书

本发明涉及一种基于硬件仿真加速器的指令集模拟器校准方法，包括以下步骤：在现有微处理器设计的基础上通过硬件仿真加速器运行操作系统程序，同时捕获所有的仿真轨迹作为基准模型轨迹；在指令集模拟器上运行所述操作系统程序，同时捕获所有的仿真轨迹；将指令集模拟器上生成的仿真轨迹与基准模型的轨迹进行逐条对比，实现对指令集模拟器的校对。本发明能够缩短重复的查错时间，提高验证效率。

技术领域

本发明涉及芯片验证技术领域，特别是涉及一种基于硬件仿真加速器的指令集模拟器校准方法。

背景技术

在对大规模集成电路芯片的验证过程中，往往需要根据设计规范搭建可靠的指令集模拟器来对待测设计进行验证。指令集模拟器指的是使用计算机高级语言C或者C++编写来实现处理器功能的抽象模型，是对真实处理器硬件设计的操作和流程进行模拟。然而在指令集模拟器实现的过程中，由于验证人员在设计规范的理解上或各种因素的影响下，实现的指令集模拟器总会出现各种错误，然而一个可靠的指令集模拟器对于验证而言是十分重要的。

根据自动化仿真验证的验证原理可知，指令集模拟器的正确性至关重要。然而对于指令集模拟器自身而言，并没有十分有效的验证方法。传统的验证是通过待测设计与指令集模拟器对比，发现不等的时候互相纠错，一旦发现对比不等，双方都必须去确认产生不等的原因，这就造成了其中一方时间的浪费。而且对于一些无法预料结果的指令进行对比的时候，指令集模拟器产生的结果也是无法预料的，这就造成两者的结果不一致。例如待测设计会对中断处理流程做出相应的处理，但是处理结果往往是不可预测的，指令集模拟器无法保证与待测设计结果的一致性，所以会造成对比不等。因此，如何快速校准指令集模拟器，类似中断处理等不可预测结果无法对比的问题，也是验证过程中所亟需解决的。

发明内容

本发明所要解决的技术问题是提供一种基于硬件仿真加速器的指令集模拟器校准方法，能够缩短重复的查错时间，提高验证效率。

本发明解决其技术问题所采用的技术方案是：提供一种基于硬件仿真加速器的指令集模拟器校准方法，包括以下步骤：

(1)在现有微处理器设计的基础上通过硬件仿真加速器运行操作系统程序，同时捕获所有的仿真轨迹作为基准模型轨迹；

(2)在指令集模拟器上运行所述操作系统程序，同时捕获所有的仿真轨迹；

(3)将指令集模拟器上生成的仿真轨迹与基准模型的轨迹进行逐条对比，实现对指令集模拟器的校对。

所述步骤(1)中的现有微处理器为上一代微处理器设计。

所述步骤(1)中在硬件加速器上电运行时，待测设计会自动对操作系统程序所产生的数据进行处理，得到的结果会在测试端口输出，然后对其中每条指令的PC值以及指令条目号pal_num进行记录和收集以作为基准模型轨迹。

所述步骤(1)中硬件加速器通过monitor组件捕获所有的仿真轨迹。

所述步骤(1)中硬件加速器将收集到的基准模型轨迹转换为二进制文件。

所述步骤(2)中指令集模拟器通过monitor组件捕获指令集模拟器上生成的所有的仿真轨迹。

所述步骤(3)中通过diff_pc_palnum()函数实现将指令集模拟器上生成的仿真轨迹与基准模型的轨迹进行逐条对比，具体为：使用指针对基准模型轨迹进行搜集，然后对基准模型轨迹与指令集模拟器上生成的仿真轨迹的指令条目号和和pc值进行对比。

所述步骤(3)中如果出现对比不等的情况时，则在预设范围内搜索是否有相同的轨迹，如果有，则继续进行对比；如果没有，则定位到对比不等的指令处，对指令集模拟器进行查错并修改。

有益效果