[发明专利]一种SiC MOSFET器件及其制作方法

说明书

本发明揭示了一种SiC MOSFET器件,包括：SiC衬底、SiC衬底下方漏极、SiC N^‑外延片、N^‑外延片上方的两个P阱结构、设置于P阱上的相互紧邻的N⁺接触和P⁺接触、两个P阱之间的区域为JEFT区、JFET上方为与碳化硅衬底相同大小的P^‑掺杂的外延层和对P^‑外延层进行反型的N型区域、设置于和区域上方的SiO₂氧化层、SiO₂氧化层上方的栅极、N⁺区域和P⁺区域上方的源级。该SiC MOSFET器件结构在以往结构的基础上能够提升器件正向导通电流的能力，并能提升器件栅氧的可靠性。

技术领域

本发明涉及电力电子器件领域。

背景技术

以碳化硅SiC、氮化镓GaN、砷化镓GaAs为代表的宽禁带半导体具有大禁带宽度、高临界场强、高热导率、高载流子饱和速率、使其倍受人们的关注。SiC可以通过热氧化得到氧化物材料(SiO₂)，从而使得基于SiC材料的MOSFET 器件和电路研制成为可能。与其他类型的SiC电力电子器件相比，SiC MOSFET具有高开关速度、高反向阻断电压等优势，而且驱动电路简单，与现有的电力电子器件(硅基功率MOSFET和IGBT)兼容性好，是备受瞩目的新型电力开关器件，具有极为突出的潜力和优势。

DMOSFET又名双注入MOSFET，顾名思义，器件的研制过程需要经过两次离子注入。第一次是为形成P阱(P^-well)区的p型离子注入，第二次是为制作源极欧姆接触的N+型离子注入，从而形成JFET沟道。DMOSFET由于引入JFET沟道保护栅氧化层，使得器件的击穿主要发生在半导体内，因此可以提高器件的阻断电压。

对于DMOSFET而言，导通电阻主要由沟道特征电阻、JFET区特征电阻以及偏移区特征电阻构成，其中沟道特征电阻占据主导地位。沟道特征电阻主要由沟道载流子迁移率决定。常规MOSFET中P阱(P^-well)是通过离子注入实现p型掺杂的，这种注入后再高温激活退火形成掺杂的方法，不可避免的存在一些问题：首先是无法完全消除或修复注入带来的缺陷，其次是高温激活退火的过程会使表面退化，形貌变差，从而增加沟道电子的表面散射，导致沟道迁移率都很低，从而造成器件导通电阻过大，影响器件性能。

为了改善这种情况，目前主要采用以下方法：1、采用自对准工艺把沟道长度制造成0.5μm及以下，从而在一定程度上减少了沟道对载流子的散射作用；2、沟道的P阱通过外延的形式形成，消除了离子注入和高温退火带来的影响，因此具有更高的沟道迁移率。但上述方法存在以下问题：

1、采用自对准工艺不能消除离子注入和高温退火造成的晶格损伤，另外工艺上要求更高且制备流程复杂；

2、采用引入p型掺杂外延形式，造成了器件的电流能力的削弱。

发明内容

本发明所要解决的技术问题是实现一种能够降低SiC MOSFET器件制作工艺难度，并能提高器件导通电流和栅氧可靠性的SiC MOSFET器件。

为了实现上述目的，本发明采用的技术方案为：一种SiC MOSFET器件,包括：SiC衬底、SiC衬底下方的漏极、SiC衬底上方的N^-外延层、N^-外延层上方的两个P阱结构、设置于P阱结构上的相互紧邻的N⁺接触和P⁺接触、两个P阱结构之间的JEFT区、JFET上方对P^-外延层进行反型的N型区域、设置于N型区域上方的栅介质层、栅介质层上方的栅极、N⁺接触区和P⁺接触区上方的源级。