[发明专利]一种SiC MOSFET器件及其制作方法在审
| 申请号: | 201910842702.7 | 申请日: | 2019-09-06 |
| 公开(公告)号: | CN110473911A | 公开(公告)日: | 2019-11-19 |
| 发明(设计)人: | 史田超;程海英;钮应喜;乔庆楠;袁松;史文华;张晓洪;刘锦锦;钟敏;章学磊;左万胜 | 申请(专利权)人: | 芜湖启迪半导体有限公司 |
| 主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/41;H01L21/336;H01L29/78 |
| 代理公司: | 34107 芜湖安汇知识产权代理有限公司 | 代理人: | 朱圣荣<国际申请>=<国际公布>=<进入 |
| 地址: | 241000 安徽省芜湖市弋江*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 提升器件 外延层 外延片 衬底 正向导通电流 掺杂的 碳化硅 反型 漏极 源级 栅氧 | ||
1.一种SiC MOSFET器件,其特征在于,包括:SiC衬底、SiC衬底下方的漏极、SiC衬底上方的N-外延层、N-外延层上方的两个P阱结构、设置于P阱结构上的相互紧邻的N+接触和P+接触、两个P阱结构之间的JEFT区、JFET上方对P-外延层进行反型的N型区域、设置于N型区域上方的栅介质层、栅介质层上方的栅极、N+接触区和P+接触区上方的源级。
2.根据权利要求1所述的SiC MOSFET器件,其特征在于:所述P-外延层部分反型构成N型区域,所述N型区域和P-外延层间隔设置,所述栅介质层位于N型区域和P-外延层的上方。
3.根据权利要求1或2所述的SiC MOSFET器件,其特征在于:所述N型区域由3-4次N离子注入P-外延层反型形成,所述N型区域的厚度为0.1μm~0.3μm,掺杂浓度为5.0×1016cm-3~5.0×1017cm-3。
4.根据权利要求3所述的SiC MOSFET器件,其特征在于:所述栅介质层为SiO2氧化层,所述SiO2氧化层的厚度为50-80nm,所述N-外延层掺杂浓度为1.0×1015cm-3~5.0×1016cm-3,厚度为5μm~30μm;所述P-外延层掺杂浓度为1.0×1015cm-3~5.0×1017cm-3,厚度为0.1μm~0.3μm,所述P+接触区厚度为0.1~0.3μm,掺杂浓度为1.0×1019cm-3~5.0×1020cm-3,所述N+接触区厚度为0.1~0.3μm,掺杂浓度为1.0×1019cm-3~5.0×1020cm-3,所述P阱结构的掺杂的浓度为1.0×1017cm-3~5.0×1019cm-3,厚度为0.3μm~1μm;所述栅极厚度为0.2~1μm,掺杂浓度为1.0×1018cm-3~2.0×1020cm-3。
5.一种如权利要求1、2、3或4中所述SiC MOSFET器件的制作方法,其特征在于:
步骤1、在SiC衬底上制作N-外延层;
步骤2、在N-外延层上进行离子注入形成两个P阱结构,两个P阱结构之间构成JEFT区;
步骤3、在P阱结构上方形成二次外延层P-外延层;
步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区;
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成N型区域;
步骤6、高温退火;
步骤7、在P-外延层上制作SiO2氧化层;
步骤8、在SiO2氧化层上制作栅极;
步骤9、在SiC衬底背面制作漏极;
步骤10、在P+接触区和N+接触区上制作源极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芜湖启迪半导体有限公司,未经芜湖启迪半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910842702.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:低栅电荷的横向双扩散场效应管
- 下一篇:垂直型恒流二极管及其制造方法
- 同类专利
- 专利分类





