[发明专利]应用于台阶结构的掩模版及其形成方法

说明书

本发明提供了一种应用于台阶结构的掩模版及其形成方法。基于台阶结构中具有不同高度的台阶平面，将掩模版中相对应的图案层分别设置在不同的高度位置上，从而在利用该掩模版对具有台阶结构的半导体衬底执行光刻工艺时，即能够使各个台阶平面均对应在最佳的成像平面内，确保各个台阶平面均具有较好的光刻精度，有利于增加台阶结构的光刻工艺窗口。可见，利用本发明提供的掩模版，能够实现较小的工艺线宽在不同台阶平面下的一次成像的可能。

技术领域

本发明涉及半导体技术领域，特别涉及一种应用于台阶结构的掩模版及其形成方法、一种对具有台阶结构的半导体衬底执行光刻工艺的方法。

背景技术

在半导体技术领域中，通常需要通过多次的沉积工艺、光刻工艺以及刻蚀工艺等实现半导体衬底上膜层的图形化过程，进而制备出对应的半导体器件。而随着半导体衬底上各个图形化膜层的堆叠之后，则在半导体衬底上往往会出现高低不平的台阶结构。

针对半导体衬底上的台阶结构而言，当采用同一次光刻工艺对台阶结构中的不同台阶平面进行曝光时，常常会出现台阶结构中不同的台阶平面的图形解析度存在差异。为此，目前的一种做法是：执行多次的光刻工艺，以分别对台阶结构中的各个台阶平面分别进行曝光，以确保各个台阶平面的图形解析度。然而，利用多次的光刻工艺，必然会导致制备成本的增加，以及工艺流程的复杂化。或者，目前的另一种做法是：放宽部分的台阶平面上的图形设计规格，即降低了部分台阶平面上的图形精度要求，以利用同一次光刻工艺同时对台阶结构的各个台阶平面进行曝光。这虽然能够降低制备成本，然而这同时也限制了产品的尺寸，导致半导体器件的尺寸缩减受到制约。

可见，针对半导体衬底上的台阶结构而言，如何降低其光刻工艺的加工成本并确保光刻工艺的精度要求仍是一个亟需解决的问题。

发明内容

本发明的目的在于提供一种应用于台阶结构的掩模版，以解决针对台阶结构的光刻工艺时其加工成本和光刻精度无法平衡的问题。

为解决上述技术问题，本发明提供一种应用于台阶结构的掩模版，包括基体以及形成在所述基体上的至少两层图案层，所述至少两层图案层分别位于不同的高度位置并且所述至少两层图案层的图案在一平面上的投影无重叠，所述平面垂直于高度方向，以及所述至少两层图案层中，各个图案层分别用于对所述台阶结构中的各个台阶平面进行掩模，并且各个图案层所对应的聚焦平面与各个台阶平面一一对应。

可选的，所述至少两层图案层中，各个图案层中的图形尺寸均大于光刻工艺的最小解析能力的特征尺寸。

可选的，所述至少两层图案层中，相邻的图案层之间还设置有间隔层。其中，所述间隔层的材料包括氧化硅。

可选的，所述至少两层图案层中相邻的图案层之间的高度差与所述台阶结构中相邻的台阶平面的高度差以预定比例设置。

可选的，所述至少两层图案层中，部分图案层形成在所述基体内，另一部分图案层形成在所述基体的上方。

可选的，所述基体具有第一表面和第二表面，所述部分图案层从所述第一表面嵌入至所述基体内，并且所述部分图案层的顶表面不高于所述第一表面；

以及，在所述基体的第一表面上还形成有间隔层，所述间隔层覆盖所述基体的第一表面和所述部分图案层的表面，所述另一部分图案层形成在所述间隔层上。

可选的，所述至少两层图案层均形成在所述基体内；或者，所述至少两层图案层均形成在所述基体的上方。

基于如上所述的掩模版，本发明还提供了一种形成掩模版的方法，包括：

提供一基体，并在所述基体上形成图案层；

在所述基体上至少循环一次间隔层和图案层的形成过程，以形成至少两层图案层，其中所述间隔层覆盖其下方的图案层，并用于分隔相邻的图案层。