[发明专利]多处理器系统在审
| 申请号: | 201910832331.4 | 申请日: | 2019-09-04 |
| 公开(公告)号: | CN111723043A | 公开(公告)日: | 2020-09-29 |
| 发明(设计)人: | 塩安麻人;池田真歩;谷畑友树;野田尚志;野村建太 | 申请(专利权)人: | 富士施乐株式会社 |
| 主分类号: | G06F15/173 | 分类号: | G06F15/173;G06F13/28;G06F13/42 |
| 代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 罗英;臧建明 |
| 地址: | 日本东京*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 处理器 系统 | ||
1.一种多处理器系统,其至少包括第1处理器和第2处理器,
所述多处理器系统具备:
存储单元,存储第1处理器执行的第1程序和第2处理器执行的第2程序;
存储器部,具有所述第2处理器的存储器使用区域;及
监视单元,经由通信线路而连接于所述存储单元及所述存储器部,在从所述存储单元读取的程序为所述第2程序的情况下,将所读取的所述第2程序存储于所述存储器部。
2.根据权利要求1所述的多处理器系统,其中,
在所述存储单元上,经由所述通信线路而连接有所述第1处理器及所述监视单元。
3.根据权利要求2所述的多处理器系统,其中,
所述通信线路为总线。
4.根据权利要求1所述的多处理器系统,其中,
所述第1处理器与所述存储单元经由所述监视单元及所述通信线路而连接。
5.根据权利要求4所述的多处理器系统,其中,
所述存储单元与所述监视单元之间、以及所述监视单元与所述第1处理器之间经由所述通信线路而1对1地连接。
6.根据权利要求1至5中任一项所述的多处理器系统,还具备:
处理器间接口电路,在所述第1处理器与所述第2处理器之间;及
读取单元,读取存储于所述存储单元中的程序,
所述第1处理器将所述处理器间接口电路进行初始化,
所述读取单元开始从所述存储单元读取所述第2程序,直至完成所述处理器间接口电路的初始化。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士施乐株式会社,未经富士施乐株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910832331.4/1.html,转载请声明来源钻瓜专利网。





