[发明专利]一种3D封装结构及其制作方法

说明书

本发明公开了一种3D封装结构及其制作方法，该3D封装结构包括：电互连结构，包括自下而上依次层叠设置且电连接的第一再分布层、多个导电通孔、第二再分布层以及多个第一电接触垫及第二电接触垫；绝缘隔离层，位于电互连结构上，绝缘隔离层中设置多个保形导电结构，至少一部分保形导电结构位于绝缘隔离层的上表面上，至少另一部分保形导电结构与第一电接触垫电连接；第一芯片，设置在绝缘隔离层中，与第二电接触垫电连接；绝缘塑封层，位于绝缘隔离层上，绝缘塑封层中设置多个第三电接触垫，多个第三电接触垫与位于绝缘隔离层的上表面上的保形导电结构电连接；第二芯片，设置在绝缘塑封层中，与第三电接触垫电连接。

技术领域

本发明涉及半导体制造技术领域，具体涉及一种3D封装结构及其制作方法。

背景技术

随着集成电路技术的快速发展，单位面积晶圆的芯片数量不断增大，芯片的特征尺寸逐渐小型化以满足摩尔定律的要求，虽然芯片的特征尺寸减小了，但由于芯片内的电子元件(包含电阻、电容、二极管、晶体管等)的集成密度的持续改进，芯片内的电子元件的数量却不断增加，芯片需要将越来越多的输出终端I/O封装在较小的区域内，从而导致芯片的封装变得更加困难。因此，在封装领域急需封装尺寸紧凑、有更多的输出终端I/O数量的封装技术。

发明内容

为此，本发明提出了一种3D封装结构及其制作方法，以解决在封装领域急需封装尺寸紧凑、有更多的输出终端I/O数量的封装技术的问题。

根据第一方面，本发明实施例提供了一种3D封装结构，包括：电互连结构，包括自下而上依次层叠设置且电连接的第一再分布层、多个导电通孔、第二再分布层以及多个第一电接触垫及第二电接触垫；绝缘隔离层，位于电互连结构上，绝缘隔离层中设置多个保形导电结构，至少一部分保形导电结构位于绝缘隔离层的上表面上，至少另一部分保形导电结构与第一电接触垫电连接；第一芯片，设置在绝缘隔离层中，与第二电接触垫电连接；绝缘塑封层，位于绝缘隔离层上，绝缘塑封层中设置多个第三电接触垫，多个第三电接触垫与位于绝缘隔离层的上表面上的保形导电结构电连接；第二芯片，设置在绝缘塑封层中，与第三电接触垫电连接。

可选地，3D封装结构还包括：第一密封材料层，第一再分布层及多个导电通孔设置于第一密封材料层中，多个导电通孔的上表面与第一密封材料层的上表面齐平，第一再分布层的下表面与第一密封材料层的下表面齐平；第二密封材料层，第二再分布层、多个第一电接触垫及第二电接触垫设置于第二密封材料层中，第一电接触垫及第二电接触垫的上表面与第二密封材料层的上表面齐平。

可选地，3D封装结构还包括：多个焊球，位于第一再分布层的下表面，与第一再分布层电连接。

可选地，绝缘隔离层的组成材料为酚醛树脂或环氧类树脂。

可选地，绝缘塑封层的组成材料为酚醛树脂或环氧类树脂。

可选地，第一再分布层、第二再分布层、导电通孔、第一电接触垫、第二电接触垫和第三电接触垫的材料为铜、钛、钨、铝、镍、锡中的任意一种。

根据第二方面，本发明实施例提供了一种3D封装结构的制作方法，包括：在载体上方形成电互连结构，其中，电互连结构包括自下而上依次层叠设置且电连接的第一再分布层、多个导电通孔、第二再分布层以及多个第一电接触垫及第二电接触垫；将第一芯片放置在至少一个第二电接触垫上；在电互连结构上方形成绝缘隔离层，绝缘隔离层包围第一芯片；图案化绝缘隔离层形成穿透绝缘隔离层的多个第一通孔；分别填充多个第一通孔形成多个保形导电结构，其中，至少一部分保形导电结构位于绝缘隔离层的上表面上，至少另一部分保形导电结构与第一电接触垫电连接；在位于绝缘隔离层的上表面上的保形导电结构的上表面放置多个第三电接触垫；将第二芯片放置在至少一个第三电接触垫上；在绝缘隔离层上方形成绝缘塑封层，绝缘塑封层包围第三电接触垫和第二芯片。