[发明专利]具有带有升高栅极的指形件的门控二极管在审

专利信息
申请号: 201910830443.6 申请日: 2019-09-02
公开(公告)号: CN110880498A 公开(公告)日: 2020-03-13
发明(设计)人: 洪全敏;尹春山;陈瑜 申请(专利权)人: 恩智浦有限公司
主分类号: H01L27/02 分类号: H01L27/02
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 纪雯
地址: 荷兰埃因霍温高科*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 带有 升高 栅极 指形件 门控 二极管
【权利要求书】:

1.一种集成电路,其特征在于,包括具有一个或多个二极管指形件的第一门控二极管,每个二极管指形件包括升高栅极和在所述升高栅极的相对侧上的p型扩散体和n型扩散体,其中:

所述p型扩散体包括p型基极区和在所述p型基极区与所述升高栅极之间的p型环形侧区;并且

所述n型扩散体包括n型基极区和在所述n型基极区与所述升高栅极之间的n型环形侧区。

2.根据权利要求1所述的集成电路,其特征在于,所述第一门控二极管包括多个所述二极管指形件。

3.根据权利要求1所述的集成电路,其特征在于,进一步包括高电源电压(VDD)节点、低电源电压(VSS)节点、输入/输出(I/O)引脚以及连接到所述VDD节点、所述VSS节点和所述I/O引脚的受保护电路系统,其中:

所述第一门控二极管为所述集成电路的ESD保护电路系统的一部分;

所述ESD保护电路系统进一步包括第二门控二极管;

所述第一门控二极管连接在所述I/O引脚与所述VDD节点之间,并且被配置成通过借助于所述第一门控二极管将电流从所述I/O引脚分流到所述VDD节点来保护所述受保护电路系统免受施加到所述I/O引脚的过电压的影响;并且

所述第二门控二极管连接在所述I/O引脚与所述VSS节点之间,并且被配置成通过借助于所述第二门控二极管将电流从所述VSS节点分流到所述I/O引脚来保护所述受保护电路系统免受施加到所述I/O引脚的欠电压的影响。

4.一种用于制造集成电路的第一门控二极管的方法,其特征在于,所述方法包括:

在衬底上形成所述第一门控二极管的一个或多个二极管指形件,每个二极管指形件包括升高栅极和在所述升高栅极的相对侧上的p型扩散体和n型扩散体,其中:

所述p型扩散体包括p型基极区和在所述p型基极区与所述升高栅极之间的p型环形侧区;并且

所述n型扩散体包括n型基极区和在所述n型基极区与所述升高栅极之间的n型环形侧区;和

形成连接到所述第一门控二极管的每个二极管指形件的所述升高栅极、所述p型扩散体和所述n型扩散体中的每一个的至少一个第一接触件。

5.根据权利要求4所述的方法,其特征在于,每个二极管指形件通过以下形成:

将栅极材料施加到对应于所述升高栅极的所述衬底;

从所述衬底移除材料,以在所述栅极材料的相对侧上形成第一沟槽和第二沟槽,以形成所述升高栅极;

将p型掺杂剂施加到所述第一沟槽以形成所述p型扩散体;和

将n型掺杂剂施加到所述第二沟槽以形成所述n型扩散体。

6.根据权利要求4所述的方法,其特征在于,每个二极管指形件通过以下形成:

将衬底材料施加到所述衬底以生成对应于所述升高栅极的所述衬底的升高区;

将栅极材料施加到所述升高区以形成所述升高栅极;

将p型掺杂剂施加到所述升高栅极的一侧上的所述衬底以形成所述p型扩散体;和

将n型掺杂剂施加到所述升高栅极的所述相对侧上的所述衬底以形成所述n型扩散体。

7.根据权利要求4所述的方法,其特征在于,进一步包括:

在所述衬底上形成第二门控二极管的一个或多个二极管指形件,所述第二门控二极管的每个二极管指形件包括升高栅极和在所述第二门控二极管的所述升高栅极的相对侧上的p型扩散体和n型扩散体,其中:

所述第二门控二极管的所述p型扩散体包括p型基极区和在所述p型基极区与所述升高栅极之间的p型环形侧区;并且

所述第二门控二极管的所述n型扩散体包括n型基极区和在所述n型基极区与所述升高栅极之间的n型环形侧区;和

形成连接到所述第二门控二极管的每个二极管指形件的所述升高栅极、所述p型扩散体和所述n型扩散体中的每一个的至少一个第二接触件。

8.根据权利要求7所述的方法,其特征在于:

所述集成电路进一步包括高电源电压(VDD)节点、低电源电压(VSS)节点、输入/输出(I/O)引脚以及连接到所述VDD节点、所述VSS节点和所述I/O引脚的受保护电路系统;

所述第一门控二极管和所述第二门控二极管为所述集成电路的ESD保护电路系统的一部分;

所述第一门控二极管连接在所述I/O引脚与所述VDD节点之间,并且被配置成通过借助于所述第一门控二极管将电流从所述I/O引脚分流到所述VDD节点来保护所述受保护电路系统免受施加到所述I/O引脚的过电压的影响;并且

所述第二门控二极管连接在所述I/O引脚与所述VSS节点之间,并且被配置成通过借助于所述第二门控二极管将电流从所述VSS节点分流到所述I/O引脚来保护所述受保护电路系统免受施加到所述I/O引脚的欠电压的影响。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦有限公司,未经恩智浦有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910830443.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top