[发明专利]一种阵列基板及其制造方法

说明书

本发明提出一种阵列基板及其制造方法，涉及显示面板领域，阵列基板的制造方法包括以下步骤：S1：在基板上形成位于像素区的遮光层；S2：在步骤S1的基础上利用第一半透掩膜版进行图案化形成缓冲层、位于缓冲层上的源极、漏极、像素电极、导电沟道、栅极绝缘层和栅极；S3：在步骤S2的基础上形成覆盖像素区和端子区的介电层，并形成位于像素区源极上方的第一接触孔以及位于端子区栅极上方的第二接触孔；S4：在步骤S3的基础上形成位于第一接触孔和第二接触孔的上方的数据传输层；S5：在步骤S4的基础上形成覆盖像素区和端子区的绝缘保护层，并形成位于端子区数据传输层上方的第三接触孔；S6：在步骤S5的基础上形成覆盖像素区和第三接触孔的公共电极。

技术领域

本发明属于显示面板领域，具体涉及一种阵列基板及其制造方法。

技术背景

随着显示科技的发展，显示面板的使用已经越来越广泛。其中，薄膜晶体管(ThinFilm Transistor，TFT)阵列(Array)基板是目前显示面板装置中的主要组成部件，用于向显示器提供驱动电路。传统的底栅(Bottom Gate)结构的薄膜晶体管，由于栅极(Gate)和源漏极(Source/Drain)之间重叠面积比较大，产生了较大的寄生电容Cgs和Cgd，会导致信号延迟，并且制作出来的薄膜晶体管沟道长度L较大，因而限制了其应用。而顶栅(Top Gate)结构薄膜晶体管，由于栅极和源漏极之间没有交叠，所以具有更低的寄生电容，能够降低信号传输的延迟，同时采用自对准(Self Aligned)的制作方法，能够制作沟道更短的器件，提高器件特性。

图1是一种现有的具有顶栅自对准(TGSA)结构的边缘场开关(Fringe FieldSwitching，FFS)型TFT剖视图，其中包括：沉积在基板上的遮光层LS(Light Shield)01、覆盖遮光层01的缓冲绝缘层BL(Buffer Layer)02、位于缓冲绝缘层02上的氧化物半导体层OS(Oxide Semiconductor)03以及导体化处理过的导体化层04、位于氧化物半导体层03上的栅极绝缘层GI(Gate Insulator)05、位于栅极绝缘层05上的栅极Gate06、位于栅极06上沉积的层间介电层ILD(Inter Layer Dielectric)07、位于层间介电层07上的源漏极SD 08、位于源漏极08上的第一绝缘层PAS1 09、位于第一绝缘层09上的有机绝缘层JAS 10、位于有机绝缘层10上的公共电极Com 11、位于公共电极11上的第二绝缘层PAS2 12以及位于第二绝缘层12上的像素电极Pix 13。该现有顶栅自对准结构在实施过程中需要9道光罩mask，且工艺较为复杂，制作成本较高。

发明内容

本发明的目的在于提出一种使用6道光罩制作的具有顶栅自对准结构的阵列基板以及制造方法，从而降低制作阵列基板的工艺难度及成本。

本发明的技术方案如下：

本发明公开了一种阵列基板的制造方法，阵列基板包括位于中间的像素区和位于边缘的端子区，包括以下步骤：

S1：在基板上沉积第一金属层，利用掩膜版进行图案化形成位于像素区的遮光层；

S2：在步骤S1的基础上依次沉积第一绝缘层、半导体层、第二绝缘层和第二金属层，利用第一半透掩膜版进行图案化形成缓冲层、位于缓冲层上的源极、漏极、像素电极、导电沟道、栅极绝缘层和栅极；

S3：在步骤S2的基础上沉积第三绝缘层，利用掩膜版进行图案化形成覆盖像素区和端子区的介电层，并形成位于像素区源极上方的第一接触孔以及位于端子区栅极上方的第二接触孔；

S4：在步骤S3的基础上沉积第三金属层，利用掩膜版进行图案化形成位于第一接触孔和第二接触孔的上方的数据传输层；

S5：在步骤S4的基础上沉积第四绝缘层，利用掩膜版进行图案化形成覆盖像素区和端子区的绝缘保护层，并形成位于端子区数据传输层上方的第三接触孔；