[发明专利]使用等离子体刻蚀进行超窄沟道图案化

说明书

本公开涉及使用等离子体刻蚀进行超窄沟道图案化。一种方法包括在图案化光致抗蚀剂上形成聚合物层。聚合物层延伸到图案化光致抗蚀剂的开口中。蚀刻聚合物层以暴露图案化光致抗蚀剂。蚀刻聚合物层和顶部底部抗反射涂层(BARC)以图案化顶部BARC，其中图案化光致抗蚀剂用作蚀刻掩模。顶部BARC用作蚀刻掩模来蚀刻底层。

技术领域

本公开涉及使用等离子体刻蚀进行超窄沟道图案化。

背景技术

随着集成电路持续不断的按比例缩小，诸如金属线、沟槽、电介质区域等特征变得越来越小。当达到光刻工艺的极限时，按比例缩小达到瓶颈。例如，当使用193纳米浸入式图案化来形成周期性沟槽时，沟槽的最小宽度约为50纳米。该尺寸尽管对一些现有的集成电路而言足够小，但对于形成更小的集成电路而言仍然太大。

发明内容

根据本公开的一个实施例，提供了一种用于使用等离子体刻蚀进行超窄沟道图案化方法，包括：在目标层上方形成四层蚀刻掩模，其中，所述四层蚀刻掩模包括：第一底部抗反射涂层BARC；位于所述第一BARC上方的硬掩模；位于所述硬掩模上方的第二BARC；以及位于所述第二BARC上方的光致抗蚀剂；图案化所述光致抗蚀剂以形成开口，其中，所述第二BARC的顶表面暴露于所述开口，并且该顶表面是所述第二BARC的第一部分和第二部分的顶表面；在所述光致抗蚀剂上形成聚合物层，其中，所述聚合物层包括较高部分和较低部分，所述较高部分直接位于所述光致抗蚀剂上方，并且所述较低部分延伸到所述开口中以接触所述第二BARC的所述第一部分的顶表面；蚀刻所述聚合物层和所述第二BARC，其中，所述第二BARC的第一部分在该蚀刻中被去除，并且所述第二BARC的第二部分在该蚀刻之后保留；使用所述第二BARC作为蚀刻掩模来蚀刻所述硬掩模；蚀刻所述第一BARC；以及蚀刻所述目标层。

根据本公开的另一实施例，提供了一种用于使用等离子体刻蚀进行超窄沟道图案化方法，包括：在图案化光致抗蚀剂上形成聚合物层，其中，所述聚合物层延伸到所述图案化光致抗蚀剂中的开口中；蚀刻所述聚合物层以暴露所述图案化光致抗蚀剂；蚀刻所述聚合物层和顶部底部抗反射涂层BARC以图案化所述顶部BARC，其中，所述图案化光致抗蚀剂用作蚀刻掩模；以及使用所述顶部BARC作为蚀刻掩模来蚀刻下层。

根据本公开的又一实施例，提供了一种用于使用等离子体刻蚀进行超窄沟道图案化方法，包括：在目标层上方形成四层蚀刻掩模，其中，所述四层蚀刻掩模包括：第一底部抗反射涂层BARC；位于所述第一BARC上方的硬掩模；位于所述硬掩模上方的第二BARC；以及位于所述第二BARC上方的光致抗蚀剂；图案化所述光致抗蚀剂以形成开口；以及蚀刻所述第二BARC、所述硬掩模和所述第一BARC，所述图案化光致抗蚀剂用作蚀刻掩模的一部分，其中，在所述蚀刻之后，在所述第二BARC中形成两个开口，所述两个开口通过所述第二BARC的剩余部分彼此分隔开，并且所述两个开口和所述第二BARC的剩余部分相结合地具有大体上等于所述光致抗蚀剂中的所述开口的相应宽度的宽度。

附图说明

当结合附图阅读时，从以下具体实施方式中可以最好地理解本公开的各方面。应注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增大或减小各种特征的尺寸。

图1-7、8A、8B、9、10A、10B、10C和11-17图示了根据一些实施例的形成鳍式场效应晶体管(FinFET)的中间阶段的透视图、平面视图和截面视图。

图18至22图示了根据一些实施例的鳍部切割工艺中的中间阶段的截面视图。

图23至27图示了根据一些实施例的在电介质层中形成导电特征的中间阶段的截面视图。

图28图示了根据一些实施例的沉积聚合物层时的化学反应。

图29图示了根据一些实施例的形成FinFET的工艺流程。

具体实施方式