[发明专利]一种基于半浮栅的7T全局快门像素结构

权利要求书

1.一种基于半浮栅的7T全局快门像素结构，其特征在于：包含一个半浮栅器件M_SFG，六个开关管和两个电容；半浮栅M_SFG栅极接控制信号线CG，源极接固定电压，漏极同时接复位管M_RST 的A端以及开关管M_PC和M_S1的一端；电容C是半浮栅M_SFG漏端的等效电容，复位管M_RSTB端接电源，栅极接控制信号RST，复位管M_RST A端同时接开关管M_PC和M_S1的一端；M_S1的A端和M_S2的B端相连，且与电容C1的一端相连，M_S1的B端接M_PC；M_S2的B端和M_S1的A端相连，同时和电容C2的一端以及MSF的栅极相连；C1和C2的一端分别与M_S1和M_S2相连，另一端均接地；M_SF的栅极与M_S2以及电容C2的一端相连；M_SEL的栅极接控制信号SEL、M_SEL的A端接MSF的一端，另一端输出；其中，当A端为源极时B端为漏极；当A端为漏极时B端为源极；上述 所有开关管，若为NMOS管则衬底接地，若为PMOS管则衬底接电源。

2.根据权利要求1所述一种基于半浮栅的7T全局快门像素结构，其特征在于：包含8个时序信号：CG为M_SFG控制时序；S为MSFG源极一直保持1 .6V左右的电压；D为M_SFG漏极；RST为复位管M_RST的控制时序；PC为开关管M_PC的控制时序；S1为开关管M_S1的控制时序；S2为开关管M_S2的控制时序；SEL为选择管M_SEL的控制时序；

阶段1为半浮栅器件MSFG的复位阶段，对M_SFG进行复位；阶段2为像素曝光阶段，对像素进行曝光，M_SFG收集信号电荷；阶段3为电容C复位阶段，该阶段位于像素曝光后期，对电容C进行复位；阶段4为像素复位信号采样阶段，将电容C中的复位信号采样至电容C1和C2中；阶段 5为像素光信号采样阶段，将光信号采样到电容C1上；阶段6为复位信号读出阶段，将复位信号读出到读出电路；阶段7为光信号读出阶段，将光信号读出到读出电路。