[发明专利]一种叠层芯片热性能优化方法

说明书

本发明提供一种叠层芯片热性能优化方法，所述优化方法步骤为步骤一：根据芯片各个组件的初始尺寸和相应的材料仿真获得芯片的初始结温值；步骤二：选取影响结温的七种因素，并确定合适的正交表；步骤三：采用正交表的极差分析得到影响趋势图，观察图中各个因素在不同取值情况下的变化范围从而得到影响结温的主要因素以及各个因素的最优值；步骤四：将各个因素的最优值组合后仿真获得最优结温，将最优结温与之前的初始结温作比较，发现结温有明显下降，芯片热性能得到优化。采用所述优化方法后，最终结温的优化值比初始结温值降低8.38%。

技术领域

本发明涉及芯片封装技术领域，尤其涉及一种基于正交实验设计的叠层芯片热性能优化方法。

背景技术

现如今，叠层芯片封装由于其具有的短互连，高互连密度，高可靠性等优势，已经广泛运用于小尺寸便携式电子产品中。然而，随着功耗的增加，芯片产热也相应地增加，结温不断升高，最终芯片由于过热而失效。因此，对叠层芯片进行优化设计以改善其热性能变得越来越重要。

对于叠层芯片热性能进行优化的设计方法主要有两种方案。一种为针对芯片的某个组件进行优化设计，比如减少热沉的热阻以提高芯片的散热性能，增大基板的面积以提高芯片的散热效率等等。这种方法的不足在于，没有对各方面的因素进行考虑，优化效果不明显。另一种是综合考虑芯片内部各个组件的尺寸和材料，不断改变组合方式来对芯片的热性能进行全面的分析，以获得最佳的设计方案，降低芯片结温。这种方法的不足是：对于多因素、多取值的实验来说，若进行全面分析则实验数量多，实验数据管理不便，故效率低。

发明内容

为解决上述问题，本发明的目的提供一种基于正交实验设计的叠层芯片热性能优化方法，通过较少的实验便可确定影响芯片结温的主要因素以及各因素的最优值，故所述方法试验次数较少、效率高；正交表中各个组件的材料、尺寸可以自由选取，故灵活性好；另外，采用所述优化方法后，最终结温的优化值比初始结温值降低8.38％，因此，优化方法效果尤为明显。

本发明提供一种叠层芯片热性能优化方法，所述优化方法步骤为

步骤一：根据芯片各个组件的初始尺寸和相应的材料仿真获得芯片的初始结温值；

步骤二：选取影响结温的七种因素，并确定合适的正交表；

步骤三：采用正交表的极差分析得到影响趋势图，观察图中各个因素在不同取值情况下的变化范围从而得到影响结温的主要因素以及各个因素的最优值；

步骤四：将各个因素的最优值组合后仿真获得最优结温，将最优结温与之前的初始结温作比较，发现结温有明显下降，芯片热性能得到优化。

进一步改进在于：所述步骤二中选取的影响结温的因素分别为焊层材料、焊层厚度、基板材料、基板厚度、芯片粘结胶材料、芯片粘结胶厚度和引脚材料。

进一步改进在于：所述步骤二中合适的正交表为四因素四水平以及三因素两水平的混合正交表，记为L₁₆(4⁴×2³)。

进一步改进在于：所述焊层材料选用BiAgX或PbSn5Ag2.5或CRM-1800或Sinteringsilver，焊层厚度为0.04～0.1mm，基板材料采用Al2O3或BN或BeO或Cu-C，基板厚度为0.5～0.8mm，芯片粘结胶材料选用Epoxy resin或DAF，芯片粘结胶厚度为0.02mm～0.04mm，引脚材料选用Cu或Al。

进一步改进在于：所述正交表共进行16组实验。

进一步改进在于：所述步骤三中的影响趋势图是根据正交表极差分析的结果绘制得到的，图中包含了各个因素在不同取值时对应的结温，每个因素在不同取值时结温会有变化，变化范围越大，则该因素对结温影响程度越大。