[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有沟道叠层和横跨沟道叠层的栅极结构，沟道叠层包括牺牲层和沟道层；在栅极结构两侧的沟道叠层内形成凹槽；横向刻蚀凹槽露出的牺牲层，形成剩余牺牲层；在剩余牺牲层露出的沟道层中形成源漏掺杂区；在基底上形成层间介质层；刻蚀源区一侧的层间介质层，露出源区所对应沟道层的表面；刻蚀漏区一侧的层间介质层，露出漏区所对应沟道层的表面；在源区所对应沟道层表面形成第一金属硅化物层；在漏区所对应沟道层表面形成第二金属硅化物层；形成包覆第一金属硅化物层的第一导电插塞、包覆第二金属硅化物层的第二导电插塞。本发明降低第一导电插塞、第二导电插塞与源漏掺杂区的接触电阻。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高器件的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有一个或者多个堆叠的沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述基底上形成有栅极结构，所述栅极结构横跨所述沟道叠层且覆盖所述沟道叠层的部分顶部和部分侧壁；在所述栅极结构两侧的沟道叠层内形成露出所述基底的凹槽；沿垂直于所述栅极结构侧壁的方向，横向刻蚀所述凹槽露出的部分牺牲层，形成位于所述栅极结构下方的剩余牺牲层；在所述剩余牺牲层露出的沟道层中形成源漏掺杂区，其中，位于所述栅极结构一侧的源漏掺杂区作为源区，位于所述栅极结构另一侧的源漏掺杂区作为漏区；形成所述源漏掺杂区之后，在所述栅极结构露出的基底上形成层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；刻蚀所述源区一侧的层间介质层，露出所述源区所对应沟道层的各个表面；刻蚀所述漏区一侧的层间介质层，露出所述漏区所对应沟道层的各个表面；在所述层间介质层露出的所述源区所对应沟道层表面形成第一金属硅化物层；在所述层间介质层露出的所述漏区所对应沟道层表面形成第二金属硅化物层；在所述源区一侧的基底上形成第一导电插塞，所述第一导电插塞还包覆所述第一金属硅化物层；在所述漏区一侧的基底上形成第二导电插塞，所述第二导电插塞还包覆所述第二金属硅化物层。

相应的，本发明实施例还提供一种半导体结构，包括：基底；沟道结构层，位于所述基底上且与所述基底间隔设置，所述沟道结构层包括一个或多个间隔设置的沟道层；器件栅极结构，横跨所述沟道结构层且包围所述沟道层；源漏掺杂区，位于所述器件栅极结构两侧的沟道层中，其中，位于所述器件栅极结构一侧的源漏掺杂区作为源区，位于所述器件栅极结构另一侧的源漏掺杂区作为漏区；第一金属硅化物层，覆盖所述源区所对应沟道层的各个表面；第一金属硅化物层，覆盖所述源区所对应沟道层的各个表面；第一导电插塞，位于所述器件栅极结构一侧的基底上，所述第一导电插塞还包覆所述第一金属硅化物层；第二导电插塞，位于所述器件栅极结构另一侧的基底上，所述第二导电插塞还包覆所述第二金属硅化物层；层间介质层，位于所述器件栅极结构、第一导电插塞以及第二导电插塞露出的基底上，所述层间介质层覆盖所述第一导电插塞和第二导电插塞的侧壁。