[发明专利]一种降低PCB板信号串扰的方法、系统及相关组件

说明书

本申请公开了一种降低PCB板信号串扰的方法、系统、装置及计算机可读存储介质，包括：构建与目标阻抗对应的对称结构叠层的PCB板；获取PCB板对应的散射参数及当前远端串扰值；通过散射参数获取实际DK值；若当前远端串扰值大于或等于预设值，通过实际DK值调整PCB板的叠层、线宽和线距，执行获取PCB板对应的散射参数及当前远端串扰值的步骤，直至当前远端串扰值小于预设值；其中，PCB板的阻抗保持目标阻抗。在实际应用中，采用本申请的方案，根据实测的远端串扰值，调整PCB板的叠层、线宽和线距，使远端串扰值降低至预设值，从而提升信号质量，降低信号误码率。

技术领域

本申请涉及PCB领域，特别是涉及一种降低PCB板信号串扰的方法、系统及相关组件。

背景技术

在进行PCB(Printed Circuit Board，印刷电路板)设计时，针对不同信号类型和信号速率，有对应的设计规则，其中，差分信号可以分解为奇模分量和偶模分量，这两个分量在周围介质中的分布不同，而信号传输速度与介质DK值有唯一对应关系，因此，这两个分量的传输速度会有差异，到达接收端时两者承载的差分信号会出现非零值，这个非零值就是串扰的表现，由于存在串扰的问题，导致PCB板的信号质量差，误码率高。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种降低PCB板信号串扰的方法、系统、装置及计算机可读存储介质，根据实测的远端串扰值，调整PCB板的叠层、线宽和线距，使远端串扰值降低至预设值，从而提升信号质量，降低信号误码率。

为解决上述技术问题，本申请提供了一种降低PCB板信号串扰的方法，包括：

构建与目标阻抗对应的对称结构叠层的PCB板；

获取所述PCB板对应的散射参数及当前远端串扰值；

通过所述散射参数获取实际DK值；

若当前远端串扰值大于或等于预设值，通过所述实际DK值调整所述PCB板的叠层、线宽和线距，执行所述获取所述PCB板对应的散射参数及当前远端串扰值的步骤，直至当前远端串扰值小于所述预设值；

其中，所述PCB板的阻抗保持所述目标阻抗。

优选的，所述获取所述PCB板对应的散射参数的过程具体为：

通过VNA获取所述PCB板对应的散射参数。

优选的，所述通过所述散射参数获取实际DK值的过程具体为：

将所述散射参数通过软件拟合得到实际DK值。

优选的，所述预设值为-40dB。

优选的，该方法还包括：

根据当前远端串扰值小于所述预设值时对应的叠层、线宽和线距构建待生产PCB板。

为解决上述技术问题，本申请还提供了一种降低PCB板信号串扰的系统，包括：

构造模块，用于构建与目标阻抗对应的对称结构叠层的PCB板；

获取模块，用于获取所述PCB板对应的散射参数及当前远端串扰值；

计算模块，用于通过所述散射参数获取实际DK值；

调整模块，用于若当前远端串扰值大于或等于预设值，通过所述实际DK值调整所述PCB板的叠层、线宽和线距，执行所述获取所述PCB板对应的散射参数及当前远端串扰值的步骤，直至当前远端串扰值小于所述预设值；

其中，所述PCB板的阻抗保持所述目标阻抗。

优选的，所述获取模块具体用于：