[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，包括：

数据存储器阵列，用以存储应用数据；

校验位存储器阵列，用以存储对应于所述应用数据的校验位数据；

数据读写与校正部，耦接所述数据存储器阵列，用以对所述数据存储器阵列进行所述应用数据的读取，并输出对应的第一应用读取数据；

校验位读写部；耦接所述校验位存储器阵列，用以对所述校验位存储器阵列进行所述校验位数据的读取，并输出对应的校验位读取数据；以及

伴随式产生与解码部，耦接所述数据读写与校正部以及所述校验位读写部，在所述应用数据的读取周期内，所述伴随式产生与解码部依据所述第一应用读取数据产生伴随式写入数据，并且将所述伴随式写入数据与所述校验位读取数据进行比较与解码以产生校验比较数据，

在同一个所述读取周期内，所述数据读写与校正部根据所述校验比较数据对所述应用数据进行校正，并将校正后的所述应用数据写回所述数据存储器阵列以及输出对应的输出数据。

2.根据权利要求1所述的半导体存储器装置，其中所述数据读写与校正部包括：

多个读取放大器，所述多个读取放大器从所述数据存储器阵列读取并放大所述应用数据，以产生对应的所述第一应用读取数据与第二应用读取数据；

多个数据校正器，各所述多个数据校正器耦接对应的所述读取放大器，所述多个数据校正器锁存所述第二应用读取数据，根据所述校验比较数据校正所述第二应用读取数据中的错误比特以产生所述输出数据，并且输出对应的校正数据；以及

多个写入放大器，各所述多个写入放大器耦接对应的所述读取放大器以及所述数据校正器，所述多个写入放大器根据所述校正数据以及所述校验比较数据将校正后的所述应用数据写入至所述数据存储器阵列。

3.根据权利要求2所述的半导体存储器装置，其中各所述多个读取放大器包括：

第一开关，其第一端耦接对应的所述应用数据，其控制端耦接读取放大器致能信号，并根据所述读取放大器致能信号进行导通或断开；

预充电电路，耦接所述第一开关的第一端，接收预充电信号，并根据所述预充电信号对所述第一开关的第一端执行预充电动作；以及

放大电路，其输入端耦接所述第一开关的第二端，其控制端耦接所述读取放大器致能信号，并根据所述读取放大器致能信号在所述放大电路的输出端输出对应的所述第一应用读取数据以及所述第二应用读取数据。

4.根据权利要求3所述的半导体存储器装置，其中各所述多个应用数据包括正应用数据以及反应用数据，所述第一开关包括：

第一N型场效晶体管，其漏极耦接所述正应用数据；

第一P型场效晶体管，其源极耦接所述第一N型场效晶体管的漏极，其漏极耦接所述第一N型场效晶体管的源极；

第二N型场效晶体管，其漏极耦接所述反应用数据；

第二P型场效晶体管，其源极耦接所述第二N型场效晶体管的漏极，其漏极耦接所述第二N型场效晶体管的源极；

第一反相器，其输入端耦接所述读取放大器致能信号，其输出端耦接所述第一N型场效晶体管的栅极及所述第二N型场效晶体管的栅极；以及

第二反相器，其输入端耦接所述第一反相器的输出端，其输出端耦接所述第一P型场效晶体管的栅极及所述第二P型场效晶体管的栅极。

5.根据权利要求4所述的半导体存储器装置，其中所述预充电电路包括：

第三反相器，其输入端耦接所述预充电信号；

第三P型场效晶体管，其源极耦接动作电压，其栅极耦接所述第三反相器的输出端，其漏极耦接所述第一N型场效晶体管的漏极；

第四P型场效晶体管，其源极耦接所述动作电压，其栅极耦接所述第三反相器的输出端，其漏极耦接所述第二N型场效晶体管的漏极；以及

第五P型场效晶体管，其源极耦接所述第三P型场效晶体管的漏极，其栅极耦接所述第四P型场效晶体管的栅极，其漏极耦接所述第四P型场效晶体管的漏极。