[发明专利]用于执行错误侦测协议的存储器装置及方法

说明书

本发明公开了一种用于执行错误侦测协议的存储器装置及方法。该存储器装置包含：一存储器阵列；一第一输入端，用以接收对应于一命令周期期间的一控制讯号；一第二输入端，用以在该命令周期期间接收一访问控制讯号，并用以在该命令周期期间接收一错误侦测讯号，其中该错误侦测讯号包含对应于该访问控制讯号的信息；一错误码产生器电路，用以产生对应于一控制器要求的一读取数据信息的该错误侦测讯号；一输出端，用以提供该错误侦测讯号到该控制器；以及一控制逻辑，用以通过比较该访问控制讯号与该错误侦测讯号验证该访问控制讯号的正确性，且当该访问控制讯号的正确性被验证后，在该命令周期期间在该存储器阵列上执行一操作。

本申请是分案申请，母案的申请号：201510688120.X，申请日：2015年10月22日，名称：用于执行错误侦测协议的存储器装置及方法。

技术领域

本发明是有关于的一种用于侦测存储器控制器和存储器装置之间的控制讯号及数据讯号的错误的方法及装置。

背景技术

存储器装置通常一存储器控制器控制，存储器控制器通过传送命令到存储器装置而可控制存储器装置的操作，例如存储器装置的读取或者写入。存储器控制器的命令或者数据可经由一或多个输入/输出线的数据总线或者根据一特定协议的一通讯路径被传送到存储器装置。

示范的「读取」或「写入」协议可使用如图1A及图1B的时序图所示的一串行通讯(串行通讯s)。如图1A所示，一存储器控制器可输出一芯片选择讯号102作为一芯片选择输出CS#，输出一频率讯号104作为一频率输出CLK，及输出一访问控制讯号106作为一或多个数据输入/输出DQ[7:0]。在此例中，在一命令周期一「低电平」的芯片选择讯号102致能串行存取到存储器装置，命令周期延伸频率讯号104的多个频率脉冲的期间。如图1A所示，用于读取命令的访问控制讯号106包含多个命令(CMD)位110，命令位110可例如包含一个2位的命令传送到存储器装置以开始一读取操作。接在命令位110之后，访问控制讯号包含多个地址位120，地址位120可例如包含一个4位的地址以指示存储器装置的读取地址。之后，示范的读取协议可包含一虚拟周期125作为访问控制讯号106的一部份，虚拟周期125可延伸多个频率脉冲，例如图示的4个频率脉冲，以等待存储器装置准备输出的数据。在虚拟周期125之后，访问控制讯号106包含多个读取数据位130。在此例中，存储器控制器可在频率讯号104的上升边缘选通命令位110及地址位120，反之存储器控制器在频率讯号104的下降边缘选通读取数据位130。之后芯片选择讯号102被驱动为「高电平」以结束读取命令周期。

如图1B所示，一示范的用于写入命令的访问控制讯号108包含多个命令(CMD)位140传送到存储器装置以开始一写入操作。接在命令位140之后为指示存储器装置的写入地址的多个地址位150。之后，访问控制讯号108包含欲写入到存储器装置的数据构成的多个数据位160。在根据写入协议输出数据位160之后，存储器控制器驱动芯片选择讯号102为「高电平」以触发在存储器装置嵌入写入命令周期。

在图1A及图1B的例子中，适当的读取/写入操作部分依据存储器装置及存储器控制器之间的访问控制讯号106/108的完整且精确的传输。随着存储器密度增加且处理量的要求需要更高操作频率访问控制讯号中传送的信息被存储器或存储器控制器不正确的传送或接收的可能也增加了。举例来说，传输延迟和噪声效应可能导致经由总线DQ[7:0]传输的数据命令、地址或数据位的失真而造成存储器装置和存储器控制器之间的访问控制讯号不正确的传输。因此，包含错误侦测能力的串行通讯协议对存储器系统是有益的。

发明内容

依据本发明，提供一种存储器装置，以执行错误侦测协议。存储器装置包含存储器阵列及第一输入端。第一输入端接收对应于命令周期期间的控制讯号。存储器装置还包含第二输入端，在命令周期期间接收访问控制讯号，并在命令周期期间接收错误侦测讯号，其中错误侦测讯号包含对应于访问控制讯号的信息。存储器装置更包含控制逻辑以通过比较访问控制讯号与错误侦测讯号验证访问控制讯号的正确性，且当访问控制讯号的正确性被验证后，在命令周期期间在存储器阵列上执行操作。