[发明专利]应用于芯片系统的时钟控制方法及装置

说明书

本申请涉及一种应用于芯片系统的时钟控制方法及装置。所述方法包括：切换装置根据有效的第一时钟输入信号或无效的第一时钟输入信号，都可得到有效的输出时钟信号。第一时钟输入信号正常有效的情况下，切换装置保持原有的输出时钟信号作为外部电路的时钟源；若第一时钟输入信号异常，切换装置及时切换第二时钟信号作为输出时钟信号，保证电路保持原有的正常运行，确保芯片时钟的可靠性。

技术领域

本申请涉及集成芯片技术领域，尤其涉及一种应用于芯片系统的时钟控制方法及装置。

背景技术

时钟是电路的心脏，时钟的稳定可靠是电路能够稳定运行的基础，时钟丢失或异常会导致电路最终功能失效或性能无法达到设计要求。

现有技术当时钟丢失或异常时，多使用静态变频的方式切换时钟信号，需要使电路停止运行后进行变频，再唤醒电路，无法在电路运行过程中进行切换，该切换方式复杂麻烦，切换时间影响电路正常运行，需要根据电路的状态进行停止运行和恢复运行处理，实现方式复杂。

因此需要提供一种实现方式简单可提高时钟可靠性的工作方法，避免时钟的不稳定导致电路运行异常。

发明内容

为了解决上述技术问题，本申请提供了一种应用于芯片系统的时钟控制方法及装置。

第一方面，本申请提供了一种应用于芯片系统的时钟控制方法，其特征在于，所述方法包括：

切换装置根据有效的第一时钟输入信号，得到有效的输出时钟信号；

所述切换装置根据无效的第一时钟输入信号，得到有效的输出时钟信号。

优选地，所述切换装置包括第一时钟产生器、触发器、第二时钟产生器和时钟切换模块；

所述切换装置根据有效的第一时钟输入信号，得到有效的输出时钟信号，包括：

所述第一时钟产生器根据有效的第一时钟输入信号，得到有效的第一时钟信号；

所述触发器根据有效的第一时钟输入信号和有效的第一时钟信号，得到有效的控制信号；

所述第二时钟产生器接收第二时钟输入信号，所述第二时钟产生器根据有效的控制信号和所述第二时钟输入信号，得到无效的第二时钟信号；

所述时钟切换模块根据有效的第一时钟信号、无效的第二时钟信号和有效的控制信号，得到有效的输出时钟信号。

优选地，所述切换装置包括第一时钟产生器、触发器、第二时钟产生器和时钟切换模块，所述切换装置根据无效的第一时钟输入信号，得到有效的输出时钟信号，包括：

所述第一时钟产生器根据无效的第一时钟输入信号，得到无效的第一时钟信号；

所述触发器根据无效的第一时钟输入信号和无效的第一时钟信号，得到无效的控制信号；

所述第二时钟产生器接收第二时钟输入信号，所述第二时钟产生器根据无效的控制信号和所述第二时钟输入信号，得到有效的第二时钟信号；

所述时钟切换模块根据无效的第一时钟信号、有效的第二时钟信号和无效的控制信号，得到有效的输出时钟信号。

优选地，所述第一时钟产生器包括逻辑或运算模块和第一时钟产生模块，根据有效的第一时钟输入信号得到有效的控制信号，包括：

所述第一时钟输入信号为有效信号时，所述逻辑或运算模块的第一输入端接收所述有效的第一时钟输入信号，所述逻辑或运算模块的第二输入端接收初始值为有效的控制信号，所述逻辑或运算模块根据所述有效的第一时钟输入信号和初始值为有效的控制信号，得到有效的第一使能信号，

所述第一时钟产生模块根据有效的第一使能信号，得到有效的第一时钟信号；