[发明专利]应用于芯片系统的时钟控制方法及装置

权利要求书

1.一种应用于芯片系统的时钟控制方法，所述方法应用于切换装置，所述切换装置包括第一时钟产生器、触发器、第二时钟产生器和时钟切换模块，所述第二时钟产生器包括逻辑取反运算模块、逻辑与运算模块和第二时钟产生模块，其特征在于，所述方法包括：

切换装置根据有效的第一时钟输入信号，得到有效的输出时钟信号；

所述切换装置根据无效的第一时钟输入信号，得到有效的输出时钟信号；

其中，所述切换装置根据有效的第一时钟输入信号，得到有效的输出时钟信号，包括：所述第一时钟产生器根据有效的第一时钟输入信号，得到有效的第一时钟信号；所述触发器根据有效的第一时钟输入信号和有效的第一时钟信号，得到有效的控制信号；所述第二时钟产生器接收第二时钟输入信号，所述第二时钟产生器根据有效的控制信号和所述第二时钟输入信号，得到无效的第二时钟信号；所述时钟切换模块根据有效的第一时钟信号、无效的第二时钟信号和有效的控制信号，得到有效的输出时钟信号；

所述第二时钟产生器根据有效的控制信号和所述第二时钟输入信号，得到无效的第二时钟信号，包括：所述逻辑取反运算模块根据有效的控制信号得到无效的逻辑取反信号；所述逻辑取反运算模块将无效的逻辑取反信号发送至所述逻辑与运算模块的第一输入端，所述逻辑与运算模块的第二输入端接收第二时钟输入信号，所述逻辑与运算模块根据无效的逻辑取反信号和有效的第二时钟输入信号，得到无效的第二使能信号；所述第二时钟产生模块根据无效的第二使能信号，得到无效的第二时钟信号。

2.根据权利要求1所述的方法，其特征在于，所述切换装置包括第一时钟产生器、触发器、第二时钟产生器和时钟切换模块，所述切换装置根据无效的第一时钟输入信号，得到有效的输出时钟信号，包括：

所述第一时钟产生器根据无效的第一时钟输入信号，得到无效的第一时钟信号；

所述触发器根据无效的第一时钟输入信号和无效的第一时钟信号，得到无效的控制信号；

所述第二时钟产生器接收第二时钟输入信号，所述第二时钟产生器根据无效的控制信号和所述第二时钟输入信号，得到有效的第二时钟信号；

所述时钟切换模块根据无效的第一时钟信号、有效的第二时钟信号和无效的控制信号，得到有效的输出时钟信号。

3.根据权利要求1所述的方法，其特征在于，所述第一时钟产生器包括逻辑或运算模块和第一时钟产生模块，根据有效的第一时钟输入信号得到有效的控制信号，包括：

所述第一时钟输入信号为有效信号时，所述逻辑或运算模块的第一输入端接收所述有效的第一时钟输入信号，所述逻辑或运算模块的第二输入端接收初始值为有效的控制信号，所述逻辑或运算模块根据所述有效的第一时钟输入信号和初始值为有效的控制信号，得到有效的第一使能信号；

所述第一时钟产生模块根据有效的第一使能信号，得到有效的第一时钟信号；

所述触发器根据有效的第一时钟输入信号和有效的第一时钟信号，得到有效的控制信号。

4.根据权利要求1所述的方法，其特征在于，所述第二时钟产生器根据有效的控制信号和所述第二时钟输入信号，得到无效的第二时钟信号，包括：

所述时钟切换模块根据所述有效的第一时钟信号、无效的第二时钟信号和有效的控制信号，选择第一时钟信号作为输出时钟信号。