[发明专利]半导体装置和制造该半导体装置的方法

说明书

公开了半导体装置和制造所述半导体装置的方法。所述方法包括以下步骤：在基底上形成包括交替地堆叠的多个牺牲图案和多个介电图案的成型结构；对成型结构进行图案化以形成在第一方向上延伸的多个初始堆叠结构；在初始堆叠结构上形成在与第一方向相交的方向上延伸并跨过初始堆叠结构延伸的支撑图案；以及用导电图案代替牺牲图案，以从初始堆叠结构形成多个堆叠结构。支撑图案保留在堆叠结构上。

本申请要求于2018年7月9日在韩国知识产权局提交的第10-2018-0079530号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。

技术领域

本发明构思涉及一种半导体装置和一种制造该半导体装置的方法，更具体地，涉及一种具有三维地布置的存储器单元的半导体装置和一种制造该半导体装置的方法。

背景技术

半导体装置已经高度集成，以满足客户要求的更高性能和/或更低的制造成本。由于半导体装置的集成是决定产品价格的重要因素，因此越来越需要更高的集成度。典型的二维或平面半导体存储器装置的集成主要由单位存储器单元占据的面积决定，使得它受用于形成精细图案的技术水平的极大影响。然而，提高图案精细度所需的极其昂贵的加工设备会对提高二维或平面半导体存储器装置的集成度设定实际限制。因此，已经提出了具有三维地布置的存储器单元的三维半导体存储器装置。

发明内容

本发明构思的一些示例实施例提供一种具有增强了的可靠性的半导体装置以及一种制造该半导体装置的方法。

本发明构思的方面不限于以上提及的内容，并且本领域技术人员通过以下描述将清楚地理解上面未提及的其它目的。

根据本发明构思的一些示例实施例，一种制造半导体装置的方法可以包括：在基底上形成成型结构，所述成型结构包括交替地堆叠的多个牺牲图案和多个介电图案；对成型结构进行图案化，以形成在第一方向上延伸的多个初始堆叠结构；在初始堆叠结构上形成支撑图案，所述支撑图案在与第一方向相交的方向上延伸并且跨过初始堆叠结构延伸；用导电图案代替牺牲图案，以从初始堆叠结构形成多个堆叠结构。支撑图案可以保留在堆叠结构上。

根据本发明构思的一些示例实施例，一种制造半导体装置的方法可以包括：在基底上形成沿第一方向平行地延伸的第一初始堆叠结构和第二初始堆叠结构，第一初始堆叠结构和第二初始堆叠结构中的每个包括交替地堆叠的多个牺牲图案和多个介电图案；在第一初始堆叠结构的面对的侧表面和第二初始堆叠结构的面对的侧表面之间形成间隙填充图案；在第一初始堆叠结构和第二初始堆叠结构上形成支撑图案，支撑图案覆盖间隙填充图案的顶表面的一部分；以及去除间隙填充图案，以暴露第一初始堆叠结构的面对的侧表面和第二初始堆叠结构的面对的侧表面。

根据本发明构思的一些示例实施例，一种半导体装置可以包括：多个堆叠结构，在基底上沿第一方向平行地延伸，堆叠结构中的每个包括在基底上交替地堆叠的多个电极和多个介电图案；多个垂直结构，贯穿堆叠结构；分离结构，在堆叠结构之间；支撑图案，位于堆叠结构上，并且在跨过堆叠结构的方向上延伸，所述方向与第一方向相交。支撑图案可以覆盖分离结构的顶表面的一部分。

附图说明

图1图示了示出根据本发明构思的一些示例实施例的半导体装置的简化构造的示意图。

图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A和图10A图示了示出根据本发明构思的一些示例实施例的制造半导体装置的方法的平面图。

图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B和图10B图示了分别沿图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A和图10A的线A-A'截取的示出根据本发明构思的一些示例实施例的制造半导体装置的方法的剖视图。