[发明专利]半导体结构及其形成方法

说明书

本发明提供了一种半导体结构及其形成方法。通过将电性传导结构设置在沟槽隔离结构上，以利用沟槽隔离结构上方的空间，从而可以缩减电性传导结构在整个半导体集成电路中所占用的空间，进而有利于实现所构成的半导体集成电路的尺寸缩减。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

浅沟槽隔离(Shallow Trench Isolation，STI)是目前大规模集成电路中用于实现器件隔离的主要方法。例如，可利用沟槽隔离结构将相邻的有源区(Active Area，AA)相互隔离，从而可以避免形成在不同的有源区上的元器件相互干扰。此外，在半导体集成电路中，通常还会设置有大量的电性传导结构，该电性传导结构例如可用于实现电性传输，或者仅作为冗余组件(即，不实现电性功能)。通常而言，集成电路中的电性传导结构会偏离沟槽隔离结构设置，基于此，则必然需要为电性传导结构预留一定的容置空间。

随着半导体技术的不断发展，集成电路的尺寸趋于减小，即使通过缩减电性传导结构的尺寸可以实现集成电路的尺寸缩减，然而由于仍然需要为电性传导结构预留较大的空间，从而使得半导体集成电路的整体尺寸难以再进一步缩减。

发明内容

本发明的目的在于提供一种半导体结构，以利于缩减半导体集成电路的整体尺寸。

为解决上述技术问题，本发明提供一种半导体结构，包括：

沟槽隔离结构，形成在一衬底的隔离沟槽中，其中所述沟槽隔离结构包括多层绝缘层，所述多层绝缘层依次覆盖所述隔离沟槽的内壁，并且所述多层绝缘层中位于最内层的绝缘层顶表面相对于衬底顶表面更为下沉，以构成第一凹槽在所述隔离沟槽中；以及，

电性传导结构，形成在所述衬底上且至少部分位于所述沟槽隔离结构上，并且所述电性传导结构完全填充所述第一凹槽；其中，所述电性传导结构包括第一导电层和第二导电层，所述第一导电层填充所述第一凹槽并延伸出所述隔离沟槽，所述第二导电层形成在所述第一导电层上。

基于如上所述的半导体结构，本发明还提供了一种半导体结构的形成方法，包括：

提供一衬底，并形成隔离沟槽在所述衬底中；

依次形成多层绝缘层在所述隔离沟槽中，以构成沟槽隔离结构，并且所述多层绝缘层中位于最内层的绝缘层顶表面相对于衬底顶表面更为下沉，以构成第一凹槽在所述隔离沟槽中；以及，

形成第一导电层和第二导电层在所述衬底上，并且所述第一导电层完全填充所述第一凹槽并延伸出所述隔离沟槽，所述第二导电层形成在所述第一导电层上。

在本发明提供的半导体结构中，基于衬底中形成有沟槽隔离结构，进一步将至少部分电性传导结构形成在所述沟槽隔离结构上，从而可以有效利用沟槽隔离结构上方的空间，相应的可以减小为所述电性传导结构额外预留的空间，甚至可以不需要为所述电性传导结构预留空间。如此，即有利于实现所构成的半导体集成电路的尺寸缩减。

附图说明

图1为本发明一实施例中的半导体结构的示意图；

图2为本发明一实施例中的半导体结构的形成方法的流程示意图；

图3a～图3d为本发明一实施例中的半导体结构在其制备过程中的结构示意图。

其中，附图标记如下：

100-衬底；

200a-隔离沟槽；

200b-第一凹槽；

200c-第二凹槽；

200-沟槽隔离结构；

210-第一绝缘层；