[发明专利]半导体装置及其制造方法在审
| 申请号: | 201910589642.2 | 申请日: | 2019-06-27 |
| 公开(公告)号: | CN111668307A | 公开(公告)日: | 2020-09-15 |
| 发明(设计)人: | 川井博文 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L29/08;H01L21/336 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 白丽 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置,其具备:
半导体部分,该半导体部分具有源极区域及漏极区域;
第1绝缘部,该第1绝缘部配置于所述源极区域与所述漏极区域之间,下部设置于所述半导体部分内,上部设置于所述半导体部分上;
栅极电极,该栅极电极的所述源极区域侧的端部配置于所述半导体部分中的未被所述第1绝缘部覆盖的部分上,所述漏极区域侧的端部配置于所述第1绝缘部上;和
第2绝缘部,该第2绝缘部连续地设置于所述栅极电极中的所述漏极区域侧的端部上、所述第1绝缘部中的未被所述栅极电极覆盖的部分上及所述漏极区域中的所述第1绝缘部侧的端部上,且与所述栅极电极、所述第1绝缘部及所述漏极区域相接。
2.根据权利要求1所述的半导体装置,其中,所述第1绝缘部的所述源极区域侧的端部及所述第1绝缘部的所述漏极区域侧的端部比所述第1绝缘部中的所述源极区域侧的端部与所述漏极区域侧的端部之间的中央部薄。
3.根据权利要求1或2所述的半导体装置,其中,所述第1绝缘部的所述源极区域侧的端部及所述漏极区域侧的端部越朝向前端越薄。
4.根据权利要求1或2所述的半导体装置,其中,所述第2绝缘部具有:
第1层,该第1层与所述栅极电极、所述第1绝缘部及所述漏极区域相接,且由硅氧化物形成;
第2层,该第2层设置于所述第1层上,且由硅氮化物形成;和
第3层,该第3层设置于所述第2层上,且由硅氧化物形成。
5.根据权利要求1或2所述的半导体装置,其进一步具备设置于所述栅极电极的所述源极区域侧的端面上及所述源极区域的所述栅极电极侧的端部上的第3绝缘部,
所述第3绝缘部具有:
第4层,该第4层与所述栅极电极及所述源极区域相接,且由硅氧化物形成;
第5层,该第5层与所述第4层相接,且由硅氮化物形成;和
第6层,该第6层与所述第5层相接,且由硅氧化物形成。
6.根据权利要求1或2所述的半导体装置,其中,
所述源极区域及所述漏极区域为第1导电型,
所述半导体部分进一步具有:
第1半导体层,该第1半导体层与所述源极区域相接,且为第2导电型;和
第2半导体层,该第2半导体层与所述漏极区域、所述第1绝缘部及所述第1半导体层相接,且为第1导电型。
7.根据权利要求1或2所述的半导体装置,其进一步具备设置于所述半导体部分上、所述第1绝缘部上、所述栅极电极上及所述第2绝缘部上的层间绝缘膜,
所述第1绝缘部与所述层间绝缘膜隔离。
8.一种半导体装置的制造方法,其具备以下工序:
在半导体部分上选择性地形成第1绝缘层的工序;
通过对所述半导体部分实施氧化处理,在所述半导体部分中的未被所述第1绝缘层覆盖的区域形成第1绝缘部的工序;
形成第1端部配置于所述半导体部分中的未被所述第1绝缘部覆盖的部分上、第2端部配置于所述第1绝缘部上的栅极电极的工序;
在整面上形成绝缘膜的工序;
在所述栅极电极中的所述第2端部上、所述第1绝缘部中的未被所述栅极电极覆盖的部分上及所述半导体部分中的与被所述第1绝缘部覆盖的部分相接的部分上形成掩模材料的工序;
通过以所述掩模材料作为掩模而实施蚀刻,将所述绝缘膜选择性地除去的工序;和
通过以所述第1绝缘部、所述栅极电极及所述绝缘膜作为掩模而注入杂质,在所述半导体部分形成源极区域及漏极区域的工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910589642.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





