[发明专利]视频处理方法及视频处理装置

说明书

本发明公开了一种视频处理方法以及一种视频处理装置，所述视频处理方法包括：由第一图像处理器根据第一控制参数对目标图像进行截取操作，以获得第一截取图像部分和剩余图像部分；由第一图像处理器根据第一截取图像部分产生第一输出图像信号组以输出至连接第一图像处理器的第一视频输出接口组；由第一图像处理器通过串行收发器共享剩余图像部分至第二图像处理器；由第二图像处理器根据第二控制参数对所述剩余图像部分进行截取操作，以获得第二截取图像部分；以及由第二图像处理器根据第二截取图像部分产生第二输出图像信号组以输出至连接第二图像处理器的第二视频输出接口组。本发明具有减轻带宽压力、提高处理能力的有益效果。

技术领域

本发明属于视频处理技术领域，具体涉及一种视频处理方法以及一种视频处理装置。

背景技术

目前，视频处理器随着输入源的增加，视频处理功能的增多，规格要求更高，视频处理系统越来越复杂，单个芯片已经无法满足处理能力的要求，多片FPGA协同处理的系统逐渐成为高端视频处理产品的主流架构，在这种架构中，一般将视频处理功能分散到多个处理芯片中(主要是FPGA)，通过高速SerDes互联交换视频内容，因此系统中高速SerDes资源成为至关重要的数据交换通道，传输的带宽直接影响了系统的高效性和数据交换的及时性。

现有技术由于受到FPGA的I/O管脚以及内部处理资源制约，必须将输入视频源和输出进行合理的分配，然后所有的FPGA通过SerDes交换共享所有的输入源。故而造成GTx的传输带宽要求非常高，带宽消耗较大，每个FPGA都要将本地的视频源完整的发送至每片FPGA，同时接受来自其他FPGA发送的视频源。4K2K视频源的数据带宽为12G，但是SerDes的传输带宽目前只支持到10G，传输一个完整的视频源需要占用两路SerDes通道；再者，一个1080P的视频数据带宽约3G，一个SerDes通道可以传输两个1080P的视频源。然而，FPGA的SerDes通道数量有限，在多个FPGA的系统中SerDes的传输效率成为决定系统互连的关键因素，其限制了系统的FPGA数量的进一步增加。

发明内容

本发明的实施例提供一种视频处理方法以及一种视频处理装置，其可以实现节约通道资源、减轻通道带宽压力、提高处理能力的技术效果。

一方面，本发明实施例提出的一种视频处理方法，包括：由第一图像处理器根据第一控制参数对目标图像进行截取操作，以获得第一截取图像部分和剩余图像部分；由所述第一图像处理器根据所述第一截取图像部分产生第一输出图像信号组以输出至连接所述第一图像处理器的第一视频输出接口组；由所述第一图像处理器通过串行收发器共享所述剩余图像部分至第二图像处理器；由所述第二图像处理器根据第二控制参数对所述剩余图像部分进行截取操作，以获得第二截取图像部分；以及由所述第二图像处理器根据所述第二截取图像部分产生第二输出图像信号组以输出至连接所述第二图像处理器的第二视频输出接口组。

本发明实施例通过对图像进行截取操作，并只将截取所得的剩余图像部分共享给其他图像处理器比如FPGA芯片，其可以节约通道资源比如SerDes通道资源的使用，降低传输的数据量，减轻带宽压力，系统可以集成更多数量的FPGA芯片，提高处理能力。

在本发明的一个实施例中，所述视频处理方法还包括：由所述第一图像处理器接收输入视频源图像作为所述目标图像。

在本发明的一个实施例中，由所述第一图像处理器根据所述第一截取图像部分产生第一输出图像信号组以输出至连接所述第一图像处理器的第一视频输出接口组，包括：对所述第一截取图像部分进行缩放处理以得到缩放后图像；对所述缩放后图像进行叠加处理以得到叠加后图像；以及根据所述叠加后图像产生所述第一输出图像信号组以输出至所述第一视频输出接口组。

在本发明的一个实施例中，所述视频处理方法还包括：由所述第一图像处理器对输入视频源图像进行缩放处理以得到缩放后图像；以及由所述第一图像处理器对所述缩放后图像进行叠加处理以得到所述目标图像。